女人被狂躁到高潮视频免费无遮挡,内射人妻骚骚骚,免费人成小说在线观看网站,九九影院午夜理论片少妇,免费av永久免费网址

當(dāng)前位置:首頁 > EDA > 電子設(shè)計自動化
[導(dǎo)讀]數(shù)字電路設(shè)計工程師一般都學(xué)習(xí)過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言,國內(nèi)外大多數(shù)學(xué)校都以C語言為標(biāo)準(zhǔn),只有少部分學(xué)校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要

數(shù)字電路設(shè)計工程師一般都學(xué)習(xí)過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言,國內(nèi)外大多數(shù)學(xué)校都以C語言為標(biāo)準(zhǔn),只有少部分學(xué)校使用Pascal 和Fortran。

算法的描述和驗證常用C語言來做。例如要設(shè)計Reed-Solomen編碼/解碼器,可以分為下面幾個步驟。

先深入了解Reed-Solomen編碼/解碼的算法。

編寫C語言的程序來驗證算法的正確性。

運行描述編碼器的C語言程序,把在數(shù)據(jù)文件中的多組待編碼的數(shù)據(jù)轉(zhuǎn)換為相應(yīng)的編碼后數(shù)據(jù),并存入文件。

編寫一個加干擾用的C語言程序,用于模擬信道。它能產(chǎn)生隨機誤碼位(并把誤碼位個數(shù)控制在糾錯能力范圍內(nèi)),將其加入編碼后的數(shù)據(jù)文件中。運行該加干擾程序,產(chǎn)生帶誤碼位的編碼后的數(shù)據(jù)文件。

編寫一個解碼器的C語言程序,運行該程序把帶誤碼位的編碼文件解碼為另一個數(shù)據(jù)文件。

比較原始數(shù)據(jù)文件和生成的文件,便可知道編碼和解碼的程序是否正確(能否自動糾正糾錯能力范圍內(nèi)的錯碼位),用這種方法我們就可以來驗證算法的正確性。但這樣的數(shù)據(jù)處理其運行速度只與程序的大小和計算機的運行速度有關(guān),也不能獨立于計算機而存在。

如果要設(shè)計一個專門的電路來進行這種對速度有要求的實時數(shù)據(jù)處理,除了以上介紹的C程序外,還需編寫硬件描述語言(如Verilog HDL或 VHDL)的程序。然后進行仿真以便從電路結(jié)構(gòu)上保證算法能在規(guī)定的時間內(nèi)完成,并能與前端和后端的設(shè)備或器件正確無誤地交換數(shù)據(jù)。

用硬件描述語言(HDL)的程序設(shè)計硬件的好處在于易于理解、易于維護,調(diào)試電路速度快,有許多的易于掌握的仿真、綜合和布局布線工具,還可以用C語言配合HDL來做邏輯設(shè)計的前后仿真,驗證功能是否正確。

在算法硬件電路的研制過程中,計算電路的結(jié)構(gòu)和芯片的工藝對運行速度有很大的影響。所以在電路結(jié)構(gòu)確定之前,必須經(jīng)過多次仿真。

C語言的功能仿真。

C語言的并行結(jié)構(gòu)仿真。

Verilog HDL的行為仿真。

Verilog HDL RTL級仿真。

綜合后門級結(jié)構(gòu)仿真。

布局布線后仿真。

電路實現(xiàn)驗證。

下面介紹用C語言配合Verilog HDL來設(shè)計算法的硬件電路塊時考慮的三個主要問題:

1.為什么選擇C語言與Verilog 配合使用

首先,C語言很靈活,查錯功能強,還可以通過PLI(編程語言接口)編寫自己的系統(tǒng)任務(wù)直接與硬件仿真器(如Verilog-XL)結(jié)合使用。C語言是目前世界上應(yīng)用最為廣泛的一種編程語言,因而C程序的設(shè)計環(huán)境比Verilog HDL更完整。此外,C語言可應(yīng)用于許多領(lǐng)域,有可靠的編譯環(huán)境,語法完備,缺陷較少。

比較起來,Verilog 語言只是針對硬件描述的,在別處使用(如用于算法表達等)并不方便。而且Verilog的仿真、綜合、查錯工具等大部分軟件都是商業(yè)軟件,與C語言相比缺乏長期大量的使用,可靠性較差,亦有很多缺陷。所以,只有在C語言的配合使用下,Verilog才能更好地發(fā)揮作用。

面對上述問題,最好的方法是C語言與Verilog語言相輔相成,互相配合使用。這就是既要利用C語言的完整性,又要結(jié)合Verilog對硬件描述的精確性,來更快、更好地設(shè)計出符合性能要求的硬件電路系統(tǒng)。

利用C語言完善的查錯和編譯環(huán)境,設(shè)計者可以先設(shè)計出一個功能正確的設(shè)計單元,以此作為設(shè)計比較的標(biāo)準(zhǔn)。然后,把C程序一段一段地改寫成用并型結(jié)構(gòu)(類似于Verilog)描述的C程序,此時還是在C的環(huán)境里,使用的依然是C語言。

如果運行結(jié)果都正確,就將C語言關(guān)鍵字用Verilog相應(yīng)的關(guān)鍵字替換,進入Verilog的環(huán)境。將測試輸入同時加到C與Verilog兩個單元,將其輸出做比較。這樣很容易發(fā)現(xiàn)問題的所在,更正后再做測試,直至正確無誤。

2.C語言與Verilog語言互相轉(zhuǎn)換中存在的問題

混合語言設(shè)計流程往往會在兩種語言的轉(zhuǎn)換中會遇到許多難題,如下所示。

怎樣把C程序轉(zhuǎn)換成類似Verilog結(jié)構(gòu)的C程序。

如何增加并行度,以保證用硬件實現(xiàn)時運行速度達到設(shè)計要求。

怎樣不使用C中較抽象的語法(例如迭代、指針、不確定次數(shù)的循環(huán)等)。也能來表示算法(因為轉(zhuǎn)換的目的是用可綜合的Verilog語句來代替C程序中的語句,而可用于綜合的Verilog語法是相當(dāng)有限的,往往找不到相應(yīng)的關(guān)鍵字來替換)。

C程序是按行依次執(zhí)行的,屬于順序結(jié)構(gòu)。而Verilog描述的硬件是可以在同一時間同時運行的,屬于并行結(jié)構(gòu)。這兩者之間有很大的沖突。另外,Verilog的仿真軟件也是順序執(zhí)行的,在時間關(guān)系上同實際的硬件是有差異的,可能會出現(xiàn)一些無法發(fā)現(xiàn)的問題。

C語言的函數(shù)調(diào)用與Verilog中模塊的調(diào)用也有區(qū)別。C程序調(diào)用函數(shù)是沒有延時特性的,一個函數(shù)是惟一確定的,對同一個函數(shù)的不同調(diào)用是一樣的。而Verilog中對模塊的不同調(diào)用是不同的,即使調(diào)用的是同一個模塊,必須用不同的名字來指定。

Verilog的語法規(guī)則很死,限制很多,能用的判斷語句有限,仿真速度較慢,查錯功能差,錯誤信息不完整。仿真軟件通常也很昂貴,而且不一定可靠。C語言的花樣則很多,轉(zhuǎn)換過程中會遇到一些困難。

C語言沒有時間關(guān)系,轉(zhuǎn)換后的Verilog程序必須要能做到?jīng)]有任何外加的人工延時信號,否則將無法使用綜合工具把Verilog源代碼轉(zhuǎn)化為門級邏輯。

3.如何利用C語言來加快硬件的設(shè)計和查錯

如表1所示為常用的C語言與Verilog相對應(yīng)的關(guān)鍵字與控制結(jié)構(gòu)。

 

表1                                 C語言與Verilog相對應(yīng)的關(guān)鍵字與控制結(jié)構(gòu)表

C

Verilog

sub-function

module、function、task

if-then-else

if-then-else

case

case

{,}

begin、end

for

for

while

while

break

disable

define

define

int

int

printf

monitor、display、strobe

 

 

如表2所示為C語言與Verilog相對應(yīng)的運算符。

表2                                               C語言與Verilog對應(yīng)運算符表

C

Verilog

功    能

*

*

/

/

+

+

-

-

%

%

取模

!

!

反邏輯

&&

&&

邏輯與

||

||

邏輯或

大于

小于

 

續(xù)表

C

Verilog

功    能

>=

>=

大于等于

<=

<=

小于等于

==

==

等于

!=

!=

不等于

位反相

&

&

按位邏輯與

|

|

按位邏輯或

^

^

按位邏輯異或

~^

~^

按位邏輯同或

>> 

>> 

右移

<< 

<< 

左移

?:

?:

相當(dāng)于if-else

 

從上面的講解我們可以總結(jié)如下。

  • C語言與Verilog硬件描述語言可以配合使用,輔助設(shè)計硬件。
  • C語言與Verilog硬件描述語言很像,但要稍加限制。
  • C語言的程序很容易轉(zhuǎn)成Verilog的程序。

 

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

武漢2025年9月9日 /美通社/ -- 7月24日,2025慧聰跨業(yè)品牌巡展——湖北?武漢站在武漢中南花園酒店隆重舉辦!本次巡展由慧聰安防網(wǎng)、慧聰物聯(lián)網(wǎng)、慧聰音響燈光網(wǎng)、慧聰LED屏網(wǎng)、慧聰教育網(wǎng)聯(lián)合主辦,吸引了安防、...

關(guān)鍵字: AI 希捷 BSP 平板

上海2025年9月9日 /美通社/ -- 9月8日,移遠(yuǎn)通信宣布,其自研藍(lán)牙協(xié)議棧DynaBlue率先通過藍(lán)牙技術(shù)聯(lián)盟(SIG)BQB 6.1標(biāo)準(zhǔn)認(rèn)證。作為移遠(yuǎn)深耕短距離通信...

關(guān)鍵字: 藍(lán)牙協(xié)議棧 移遠(yuǎn)通信 COM BSP

上海2025年9月9日 /美通社/ -- 為全面落實黨中央、國務(wù)院和上海市委、市政府關(guān)于加快發(fā)展人力資源服務(wù)業(yè)的決策部署,更好發(fā)揮人力資源服務(wù)業(yè)賦能百業(yè)作用,8月29日,以"AI智領(lǐng) HR智鏈 靜候你來&quo...

關(guān)鍵字: 智能體 AI BSP 人工智能

北京2025年9月8日 /美通社/ -- 近日,易生支付與一汽出行達成合作,為其自主研發(fā)的"旗馭車管"車輛運營管理平臺提供全流程支付通道及技術(shù)支持。此次合作不僅提升了平臺對百余家企業(yè)客戶的運營管理效率...

關(guān)鍵字: 一汽 智能化 BSP SAAS

深圳2025年9月8日 /美通社/ -- 晶泰科技(2228.HK)今日宣布,由其助力智擎生技制藥(PharmaEngine, Inc.)發(fā)現(xiàn)的新一代PRMT5抑制劑PEP0...

關(guān)鍵字: 泰科 AI MT BSP

上海2025年9月5日 /美通社/ -- 由上海市經(jīng)濟和信息化委員會、上海市發(fā)展和改革委員會、上海市商務(wù)委員會、上海市教育委員會、上海市科學(xué)技術(shù)委員會指導(dǎo),東浩蘭生(集團)有限公司主辦,東浩蘭生會展集團上海工業(yè)商務(wù)展覽有...

關(guān)鍵字: 電子 BSP 芯片 自動駕駛

推進卓越制造,擴大產(chǎn)能并優(yōu)化布局 蘇州2025年9月5日 /美通社/ --?耐世特汽車系統(tǒng)與蘇州工業(yè)園區(qū)管委會正式簽署備忘錄,以設(shè)立耐世特亞太總部蘇州智能制造項目。...

關(guān)鍵字: 智能制造 BSP 汽車系統(tǒng) 線控

慕尼黑和北京2025年9月4日 /美通社/ -- 寶馬集團宣布,新世代首款量產(chǎn)車型BMW iX3將于9月5日全球首發(fā),9月8日震撼亮相慕尼黑車展。中國專屬版車型也將在年內(nèi)與大家見面,2026年在國內(nèi)投產(chǎn)。 寶馬集團董事...

關(guān)鍵字: 寶馬 慕尼黑 BSP 數(shù)字化

北京2025年9月4日 /美通社/ --?在全球新一輪科技革命與產(chǎn)業(yè)變革的澎湃浪潮中,人工智能作為引領(lǐng)創(chuàng)新的核心驅(qū)動力,正以前所未有的深度與廣度重塑各行業(yè)發(fā)展格局。體育領(lǐng)域深度融入科技變革浪潮,駛?cè)霐?shù)字化、智能化轉(zhuǎn)型快車...

關(guān)鍵字: 人工智能 智能體 AI BSP

上海2025年9月2日 /美通社/ -- 近日,由 ABB、Moxa(摩莎科技)等八家企業(yè)在上海聯(lián)合發(fā)起并成功舉辦"2025 Ethernet-APL 技術(shù)應(yīng)用發(fā)展大會"。會議以"破界?融合...

關(guān)鍵字: ETHERNET 智能未來 BSP 工業(yè)通信
關(guān)閉