這篇文章將討論兩種可消除勵(lì)磁電流失配和失配漂移影響的方法。第一種方法是把內(nèi)部多路復(fù)用器用于大多數(shù)集成式解決方案的軟件方法。第二種方法是更改電路拓?fù)浣Y(jié)構(gòu)的硬件方法。

切斷勵(lì)磁電流源

一種用來減少勵(lì)磁電流失配所致誤差的技術(shù)是讓兩個(gè)輸入端之間的電流流動(dòng)路線交替變化。這通常被稱為“斬波”。把勵(lì)磁電流注入到RTD電路，然后對(duì)它們進(jìn)行交換，同時(shí)獲取每種設(shè)置下的讀數(shù)。兩個(gè)讀數(shù)的平均值將不受兩種勵(lì)磁電流之間失配的影響。在大多數(shù)集成式解決方案中，可用內(nèi)置多路復(fù)用器讓到兩個(gè)輸出端的勵(lì)磁電流流動(dòng)路線交替變化來實(shí)現(xiàn)這一目的。圖1展示了如何在該電路中切斷勵(lì)磁電流。

圖1：切斷勵(lì)磁電流

當(dāng)勵(lì)磁電流被交換時(shí)，系統(tǒng)設(shè)計(jì)人員必須等待，直到輸入信號(hào)穩(wěn)定，以便進(jìn)行有效的測量。趨穩(wěn)時(shí)間基于所選擇的模數(shù)轉(zhuǎn)換器(ADC)以及已被安裝啟用的任何外部濾波器。切換多路復(fù)用器并等待獲取讀數(shù)會(huì)給測量系統(tǒng)增加延遲，這在一些應(yīng)用中可能是不受歡迎的。隨著計(jì)時(shí)變得越來越復(fù)雜，把平均結(jié)果轉(zhuǎn)換成溫度讀數(shù)所需的數(shù)字處理算法也變得日趨繁瑣。

具有高側(cè)參考的三線RTD測量系統(tǒng)

一種可切斷勵(lì)磁電流的更有效替代方法是將參考電阻器放置在RTD傳感器的高側(cè)(圖2)。在該配置中，僅有一種勵(lì)磁電流既流過參考電阻器也流過RTD。第二種勵(lì)磁電流只用于三線RTD引線電阻抵消。因?yàn)閮H有一種勵(lì)磁電流會(huì)產(chǎn)生參考電壓和輸入電壓，所以電流源失配和失配漂移將不再影響ADC傳遞函數(shù)。任何失配誤差只能影響RTD引線抵消的有效性，這與原來的電路沒有什么不同。

圖2：高側(cè)參考電阻器配置

高側(cè)參考電路配置

通過將低側(cè)參考電阻器移動(dòng)到RTD的高側(cè)，全新的配置會(huì)帶來一些附加的設(shè)計(jì)挑戰(zhàn)。首先，從RTD到接地必須連接一個(gè)附加電阻器RBIAS。跨RBIAS的電壓VBIAS將在ADC的線性輸入共模電壓范圍內(nèi)改變RTD電壓。實(shí)現(xiàn)這一目標(biāo)的同時(shí)必須使電流輸出數(shù)模轉(zhuǎn)換器(IDAC)輸出端的電壓低于其順從電壓(compliance voltage)額定值。

方程式(1)詮釋了適用于圖2中電路的輸入共模電壓V_CM。

適用于可編程增益放大器(PGA)的輸入共模電壓必須保持在產(chǎn)品說明書簡要規(guī)定的范圍之內(nèi)。方程式(2)展示了最小共模電壓VCM MIN的兩個(gè)極限值。請使用V_{CM MIN}這兩個(gè)值中較大的一個(gè)。方程式(3)詮釋了最大共模電壓V_{CM MAX}。

在IDAC輸出端的電壓不得超過順從電壓，否則它們將無法正常發(fā)揮作用。方程式(4)詮釋了IDAC的順從電壓。

在這種電路配置中，最大IDAC輸出電壓在IDAC1處，用V_{IDAC1 MAX}表示。用方程式(5)可計(jì)算出V_IDAC1處的這種電壓。

基于3.3V電源，表1展示了最小和最大共模電壓以及IDAC順從電壓的值。

表1：使用+3.3V電源時(shí)的共模和IDAC順從電壓極限值

在高側(cè)參考配置中，IDAC輸出端的電壓會(huì)提高，因?yàn)樘砑恿薘_BIAS —— 這會(huì)降低可用余量。為了滿足IDAC電壓順度要求，可能需要通過調(diào)節(jié)IDAC電流或電阻器值來降低參考或偏置電壓。反過來，不同的IDAC電流可能需要調(diào)整PGA增益來保持系統(tǒng)分辨率。

憑借所推薦的高側(cè)參考解決方案，滿足輸入共模和IDAC順從電壓極限值要求仍然是切實(shí)可行的。首先，選擇超過V_{CM MIN}的偏置電壓。這可最大限度地提高余量，以符合IDAC順從電壓要求。然后，基于最大RTD電壓選擇參考電壓和PGA增益設(shè)置，旨在最大限度地提高系統(tǒng)分辨率。

表2為使用+3.3V電源合理優(yōu)化的高側(cè)參考電路列出了電路值，也列出了該電路中的V_{CM MIN}和V_{CM MAX}電壓以及V_{IDAC1 MAX}電壓。請注意，最大ADC輸入電壓可充分利用大部分的V_REF電壓范圍，同時(shí)確保不違反表1所列共模和IDAC順從電壓極限值規(guī)定。

表2：適用于高側(cè)參考電路的電路參數(shù)

高側(cè)參考電路總誤差

我們分析了由ADC和RREF產(chǎn)生的誤差。雖然方程式和誤差源保持不變，但輸入相關(guān)電壓誤差將基于電路中新選擇的IDAC電流和組件值而改變。表3匯總了誤差源，并為25℃下的高側(cè)參考電路計(jì)算出了總或然誤差。如圖所示，可消除來自IDAC失配的誤差。使用方程式(6)能計(jì)算出總誤差。

表3：總誤差(T_A = 25°C)。

總輸入相關(guān)電壓誤差可再次被轉(zhuǎn)換為溫度誤差。

消除勵(lì)磁電流失配誤差的舉措能使未校準(zhǔn)溫度誤差減少67% —— 而在原來的低側(cè)參考配置中計(jì)算出的溫度誤差是1.589℃。

高側(cè)參考電路漂移誤差

表4列出了ADS1220在系統(tǒng)工作溫度范圍(TA = -40°C至+85°C)內(nèi)的溫度漂移誤差。如圖所示，采用高側(cè)參考配置也可消除由IDAC失配漂移產(chǎn)生的誤差。

表4：系統(tǒng)工作溫度范圍(-40°C至+85°C)內(nèi)的溫度漂移誤差

消除IDAC失配所致誤差的舉措可顯著降低輸入相關(guān)漂移誤差(原來是119.6μV，降低后僅有18.2μV)。目前，在-40°C至85°C的溫度范圍內(nèi)，總漂移誤差只會(huì)另產(chǎn)生±0.062°C的溫度誤差;而在低側(cè)參考電路中總漂移誤差會(huì)另產(chǎn)生±0.306°C的溫度誤差。消除來自勵(lì)磁電流失配的誤差可減少對(duì)過溫校準(zhǔn)的需要或要求。

總結(jié)

在標(biāo)準(zhǔn)比例型三線RTD測量電路中，無論是在室溫下還是在工作溫度范圍內(nèi)，勵(lì)磁電流失配通常都是最大的誤差源。切斷勵(lì)磁電流法是一種可在傳統(tǒng)低側(cè)參考比例型RTD采集電路中減少勵(lì)磁電流失配影響的簡單方法。而將該電路改成高側(cè)參考配置的舉方法既能消除勵(lì)磁電流失配和電流失配漂移的影響，同時(shí)又能實(shí)現(xiàn)零測量延遲并讓附加組件數(shù)變得最少。只要符合輸入共模電壓和勵(lì)磁電流順從電壓極限值規(guī)定，高側(cè)配置還可用于低電源電壓。

這篇文章重點(diǎn)介紹了兩種可減少或消除IDAC失配所致誤差的解決方案。說明了如何將該電路重新配置成高側(cè)參考電路，以便只用一個(gè)附加組件就能完全消除勵(lì)磁電流失配和失配漂移的影響。