AD9361學(xué)習(xí)（一）

1

器件概述

AD9361是一款面向3G和4G基站應(yīng)用的高性能、高集成度的射頻RF捷變收發(fā)器。該器件集RF前端與靈活的混合信號(hào)基帶部分為一體，集成頻率合成器，為處理器提供可配置數(shù)字接口，從而簡(jiǎn)化設(shè)計(jì)導(dǎo)入。AD9361工作頻率范圍為70MHz~6.0GHz，涵蓋大部分特許執(zhí)照和免執(zhí)照頻段，支持的通道帶寬范圍200kHz~56MHz。

每個(gè)接收RX子系統(tǒng)都擁有獨(dú)立的自動(dòng)增益控制AGC、直流失調(diào)校正、正交校正和數(shù)字濾波功能，從而消除了在數(shù)字基帶中提供這些功能的必要性。每個(gè)通道搭載兩個(gè)高動(dòng)態(tài)范圍ADC，先將接收到的I信號(hào)和Q信號(hào)進(jìn)行數(shù)字化處理，然后將其傳過(guò)可配置抽取濾波器和128抽頭有限脈沖響應(yīng)FIR濾波器，結(jié)果以相應(yīng)的采樣率生成12位輸出信號(hào)。

發(fā)射端直接采用變頻架構(gòu)，可實(shí)現(xiàn)較高的調(diào)制精度和超低的噪聲。這種發(fā)射器設(shè)計(jì)帶來(lái)行業(yè)最佳TX EVM，數(shù)值不到<-40dB，可為外部功放的選擇留出可觀的裕量。板載發(fā)射TX功率監(jiān)控器可以用作功率檢測(cè)器，從而實(shí)現(xiàn)高精度的TX功率測(cè)量。

完全集成的鎖相環(huán)PLL可針對(duì)所有接收和發(fā)射通道提供低功耗的小數(shù)N分頻頻率合成。設(shè)計(jì)中集成了頻分雙工FDD系統(tǒng)需要的通道隔離。還集成了所有VCO和環(huán)路濾波器器件。

AD9361芯片可以直接用1.3V穩(wěn)壓器供電。IC通過(guò)一個(gè)標(biāo)準(zhǔn)四線式串行端口和四個(gè)實(shí)時(shí)IO控制引腳進(jìn)行控制。

2

AD9361系統(tǒng)構(gòu)成

AD9361系統(tǒng)框架如下圖所示：

RX射頻前端構(gòu)成如下圖所示：

TX射頻前端構(gòu)成如下圖所示：

3

工作原理

一般特性

AD9361集成了所有收發(fā)器功能的所有必要RF、混合信號(hào)和數(shù)字模塊。允許通過(guò)可編程實(shí)現(xiàn)單通道12bit并行數(shù)據(jù)端口、雙通道12bit并行數(shù)據(jù)端口或12bit低電壓差分信令LVDS接口，與各種基帶處理器相連接。AD9361提供自我校準(zhǔn)和自動(dòng)增益控制AGC系統(tǒng)。

接收器

接收器部分包含所有必要模塊、用于接收RF信號(hào)并將其轉(zhuǎn)換成可供BBP使用的數(shù)字?jǐn)?shù)據(jù)。有兩個(gè)獨(dú)立控制的通道，可接收來(lái)自不同源的信號(hào)、使器件可用于多輸入、多輸出MIMO系統(tǒng)，同時(shí)共享一個(gè)通用頻率合成器。

每個(gè)通道有三個(gè)輸入，可以多路復(fù)用至信號(hào)鏈，使AD9361可用于搭載多個(gè)無(wú)線輸入的分集系統(tǒng)。接收器是一個(gè)直接變頻系統(tǒng)，含有一個(gè)低噪聲放大器LNA、匹配相內(nèi)I和正交Q放大器、混頻器和頻帶整形濾波器，該濾波器可將接收到的信號(hào)下變頻位基帶一遍進(jìn)行數(shù)字化。

接收器包括12bit、∑-ΔADC和可調(diào)采樣速率，可以從收到的信號(hào)產(chǎn)生數(shù)據(jù)流。數(shù)字化信號(hào)可通過(guò)一系列抽取濾波器和一個(gè)完全可編程的128抽頭FIR濾波器進(jìn)一步調(diào)理。各數(shù)字濾波器模塊的采樣速率可通過(guò)更改抽取系數(shù)來(lái)進(jìn)行調(diào)整，從而產(chǎn)生需要的輸出速率。

發(fā)射器

發(fā)射器部分含有兩個(gè)相同的、獨(dú)立控制的通道，提供了所有必要的數(shù)字處理、混合信號(hào)和RF模塊，可以實(shí)現(xiàn)一個(gè)直接變頻系統(tǒng)，同時(shí)提供一個(gè)通用型頻率合成器。從BBP收到的數(shù)字?jǐn)?shù)據(jù)通過(guò)一個(gè)不帶插值選項(xiàng)的完全可編程128抽頭FIR濾波器。FIR輸出被送到一系列插值濾波器，在輸出達(dá)到DAC之前，提供額外的濾波和數(shù)據(jù)速率插值處理。每個(gè)12位DAC都擁有可調(diào)的采樣速率。I和Q通道都饋入RF模塊進(jìn)行上變頻。

當(dāng)轉(zhuǎn)換為基帶模擬信號(hào)時(shí)，I和Q信號(hào)將進(jìn)行濾波，以移除采樣偽像，然后饋入上變頻混頻器。I和Q信號(hào)將重新組合，并在載波頻率下進(jìn)行調(diào)制，以便傳輸?shù)捷敵黾?jí)。組合信號(hào)還會(huì)通過(guò)模擬濾波器，由它們提供額外的頻帶整形處理，然后再將信號(hào)傳輸至輸出放大器。每個(gè)發(fā)送通道都提供了較寬的細(xì)粒度衰減調(diào)整范圍，優(yōu)化信噪比。

每個(gè)發(fā)射通道內(nèi)置自我校準(zhǔn)電路，以支持自動(dòng)適實(shí)時(shí)調(diào)整。發(fā)射器模塊同時(shí)為每個(gè)通道提供了一個(gè)TX監(jiān)控器模塊。監(jiān)控器輸出通過(guò)一個(gè)未使用的接收器通道將其送回BBP，以實(shí)現(xiàn)信號(hào)監(jiān)控。TX監(jiān)控器模塊盡在接收器空閑的TDD模式下可用。

時(shí)鐘輸入

AD9361使用分?jǐn)?shù)分頻鎖相環(huán)生成一個(gè)本地時(shí)鐘為信號(hào)信號(hào)轉(zhuǎn)換、數(shù)字濾波器、IO端口提供時(shí)鐘源。AD9361運(yùn)行時(shí)使用的參考時(shí)鐘可有兩個(gè)不同時(shí)鐘源提供，一是使用外部專門晶振，頻率在19MHz和50MHz，連接于XTALP和XTALN引腳之間，或者由外部晶振加上一個(gè)可變電容生成所需頻率。在使用外部晶振情況下，利用數(shù)字可編程、數(shù)字控制晶振DCXO來(lái)調(diào)節(jié)片內(nèi)可變電容，消除晶振頻率誤差，保證輸出參考時(shí)鐘穩(wěn)定。

更多內(nèi)容，下回分解。