集成電路全球化供應(yīng)鏈，片上系統(tǒng)(SoC)的安全性正面臨前所未有的挑戰(zhàn)。硬件木馬作為隱蔽的惡意電路，可能通過(guò)供應(yīng)鏈中的第三方IP核、代工廠或設(shè)計(jì)工具被植入芯片，導(dǎo)致數(shù)據(jù)泄露、系統(tǒng)崩潰甚至物理攻擊。側(cè)信道檢測(cè)技術(shù)通過(guò)分析功耗、電磁輻射等物理特征，結(jié)合人工智能算法，已成為破解硬件木馬隱蔽性的關(guān)鍵手段。本文從功耗建模、電磁輻射分析到AI驅(qū)動(dòng)的逆向工程，探討SoC硬件木馬檢測(cè)的前沿方法。

功耗側(cè)信道分析：從電流波動(dòng)到木馬特征提取

功耗側(cè)信道分析的核心在于捕捉硬件木馬引起的電流異常。正常SoC芯片的動(dòng)態(tài)功耗遵循公式Pdyn=αCLVDD2fclk，其中開關(guān)活動(dòng)率α由電路邏輯功能、輸入信號(hào)時(shí)空相關(guān)性及毛刺效應(yīng)決定。硬件木馬的植入會(huì)改變這一平衡：例如，觸發(fā)器激活時(shí)可能引入額外的電容負(fù)載或瞬態(tài)電流尖峰。以組合木馬為例，其觸發(fā)條件可能依賴特定輸入組合，導(dǎo)致局部電路在極短時(shí)間內(nèi)產(chǎn)生高頻翻轉(zhuǎn)，進(jìn)而引發(fā)瞬態(tài)功耗波動(dòng)。

為量化這種差異，研究人員提出基于距離測(cè)度分布的檢測(cè)方法。首先，通過(guò)高精度示波器采集同批次無(wú)木馬芯片的功耗軌跡，構(gòu)建母本數(shù)據(jù)矩陣。隨后，對(duì)待測(cè)芯片進(jìn)行相同測(cè)試，計(jì)算其與母本均值向量的距離測(cè)度。若待測(cè)芯片的距離分布曲線與母本存在顯著差異，則可能存在木馬。例如，某實(shí)驗(yàn)中，通過(guò)Hspice仿真和Monte Carlo分析，成功檢測(cè)出占芯片面積0.32%的木馬電路，其功耗特征與母本差異率超過(guò)15%。

然而，工藝偏差(PV)噪聲是功耗分析的主要干擾源。同一芯片批次中，不同樣本的靜態(tài)電流可能因制造誤差存在±10%的波動(dòng)。為解決這一問(wèn)題，研究者采用主成分分析(PCA)對(duì)功耗數(shù)據(jù)進(jìn)行降維處理，將原始數(shù)據(jù)壓縮至原有維數(shù)的1%以下，同時(shí)保留95%以上的特征信息。結(jié)合粒子群優(yōu)化神經(jīng)網(wǎng)絡(luò)(PSO-ANN)或網(wǎng)格優(yōu)化支持向量機(jī)(Grid-SVM)，可實(shí)現(xiàn)木馬檢測(cè)準(zhǔn)確率超過(guò)98%。

電磁輻射側(cè)信道：高頻信號(hào)中的木馬指紋

電磁輻射側(cè)信道分析通過(guò)探測(cè)芯片工作時(shí)泄漏的電磁場(chǎng)，揭示硬件木馬的物理存在。木馬電路的激活可能引發(fā)局部電流密度突變，產(chǎn)生特定頻段的電磁輻射峰值。例如，時(shí)序木馬在狀態(tài)轉(zhuǎn)換時(shí)可能產(chǎn)生高頻諧波，其頻率范圍通常在GHz級(jí)，遠(yuǎn)超正常電路的輻射頻譜。

檢測(cè)流程包括近場(chǎng)掃描和頻譜分析。首先，使用電磁探頭在芯片表面進(jìn)行空間掃描，記錄不同位置的輻射強(qiáng)度分布。隨后，通過(guò)快速傅里葉變換(FFT)將時(shí)域信號(hào)轉(zhuǎn)換為頻域，提取特征頻率分量。若某頻段的輻射強(qiáng)度超過(guò)閾值，且與母本芯片的輻射特征不匹配，則可能存在木馬。例如，某研究通過(guò)電磁掃描發(fā)現(xiàn)，植入木馬的芯片在1.2GHz頻段出現(xiàn)異常輻射峰，其幅度比母本芯片高23dBm。

為提高檢測(cè)效率，AI算法被引入電磁輻射分析。卷積神經(jīng)網(wǎng)絡(luò)(CNN)可自動(dòng)學(xué)習(xí)木馬輻射的時(shí)空特征，減少人工特征提取的復(fù)雜性。例如，某團(tuán)隊(duì)構(gòu)建了包含10萬(wàn)組電磁輻射樣本的數(shù)據(jù)集，通過(guò)CNN訓(xùn)練后，對(duì)未知樣本的分類準(zhǔn)確率達(dá)到96.7%。

AI驅(qū)動(dòng)的逆向工程：從側(cè)信道數(shù)據(jù)到木馬拓?fù)溥€原

側(cè)信道檢測(cè)的終極目標(biāo)是實(shí)現(xiàn)硬件木馬的逆向工程，即通過(guò)功耗、電磁等數(shù)據(jù)反推木馬電路的拓?fù)浣Y(jié)構(gòu)。AI技術(shù)為此提供了可能。生成對(duì)抗網(wǎng)絡(luò)(GAN)可模擬木馬電路的側(cè)信道特征，生成對(duì)抗樣本以增強(qiáng)檢測(cè)模型的魯棒性。例如，通過(guò)GAN生成的功耗曲線包含木馬激活時(shí)的瞬態(tài)尖峰，用于訓(xùn)練分類器識(shí)別真實(shí)木馬。

圖神經(jīng)網(wǎng)絡(luò)(GNN)則可直接處理電路拓?fù)鋽?shù)據(jù)。將SoC的網(wǎng)表轉(zhuǎn)換為圖結(jié)構(gòu)，節(jié)點(diǎn)代表邏輯門，邊代表信號(hào)連接，木馬電路表現(xiàn)為圖中異常的子圖結(jié)構(gòu)。通過(guò)GNN的節(jié)點(diǎn)嵌入和圖分類，可定位木馬的具體位置。某實(shí)驗(yàn)中，GNN成功識(shí)別出嵌入在AES加密模塊中的木馬電路，其觸發(fā)器與原始電路的連接關(guān)系被完全還原。

挑戰(zhàn)與未來(lái)方向

盡管側(cè)信道檢測(cè)技術(shù)取得顯著進(jìn)展，仍面臨多重挑戰(zhàn)。首先，工藝偏差和測(cè)試環(huán)境噪聲可能導(dǎo)致誤報(bào)率上升。其次，AI模型的泛化能力受限，對(duì)新型木馬的檢測(cè)效果不佳。未來(lái)研究需聚焦于：1)開發(fā)跨工藝節(jié)點(diǎn)的通用檢測(cè)模型;2)結(jié)合形式化驗(yàn)證，減少對(duì)黃金參考芯片的依賴;3)探索量子計(jì)算在側(cè)信道分析中的應(yīng)用，提升計(jì)算效率。

在SoC安全領(lǐng)域，側(cè)信道檢測(cè)與AI逆向工程的結(jié)合，為硬件木馬的防御提供了全新視角。通過(guò)功耗、電磁等多維度數(shù)據(jù)的融合分析，結(jié)合深度學(xué)習(xí)算法的強(qiáng)大學(xué)習(xí)能力，硬件木馬的隱蔽性終將被破解，為全球半導(dǎo)體供應(yīng)鏈的安全保駕護(hù)航。