以下內容中，小編將對去耦電容的相關內容進行著重介紹和闡述，希望本文能幫您增進對去耦電容的了解，和小編一起來看看吧。

一、去耦電容及其工作原理

去耦電容是電路中裝設在元件的電源端的電容，此電容可以提供較穩(wěn)定的電源，同時也可以降低元件耦合到電源端的噪聲，間接可以減少其他元件受此元件噪聲的影響。

在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。對于同一個電路來說，旁路電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。去耦電容用在放大電路中不需要交流的地方，用來消除自激，使放大器穩(wěn)定工作。

從電路來說，總是存在驅動電源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由于電路中的電感，電阻（特別是芯片管腳上的電感，會產生反彈），這種電流相對于正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。

去耦電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。

去耦和旁路都可以看作濾波。去耦電容相當于電池，避免由于電流的突變而使電壓下降，相當于濾紋波。具體容值可以根據電流的大小、期望的紋波大小、作用時間的大小來計算。去耦電容一般都很大，對更高頻率的噪聲，基本無效。旁路電容就是針對高頻來的，也就是利用了電容的頻率阻抗特性。

電容一般都可以看成一個RLC串聯模型。在某個頻率，會發(fā)生諧振，此時電容的阻抗就等于其ESR。如果看電容的頻率阻抗曲線圖，就會發(fā)現一般都是一個V形的曲線。具體曲線與電容的介質有關，所以選擇旁路電容還要考慮電容的介質，一個比較保險的方法就是多并幾個電容。

二、去耦電容的有效使用方法

去耦電容的有效使用方法之一是用多個（而非1個）電容進行去耦。使用多個電容時，使用相同容值的電容時和交織使用不同容值的電容時，效果是不同的。

?使用多個容值相同的電容時

右圖是使用1個22μF的電容時（藍色）、增加1個變?yōu)?個時（紅色）、再增加1個變?yōu)?個（紫色）時的頻率特性。

如圖所示，當增加容值相同的電容后，阻抗在整個頻率范圍均向低的方向轉變，也就是說阻抗越來越低。

這一點可通過思考并聯連接容值相同的電容時，到諧振點的容性特性、取決于ESR（等效串聯電阻）的諧振點阻抗、諧振點以后的ESL（等效串聯電感）影響的感性特性來理解。

并聯的電容容值是相加的，所以3個電容為66μF，容性區(qū)域的阻抗下降。

諧振點的阻抗是3個電容的ESR并聯，因此為

假設這些電容的ESR全部相同，則ESR減少至1/3，阻抗也下降。

諧振點以后的感性區(qū)域的ESL也是并聯，因此為

假設3個電容的ESL全部相同，則ESL減少至1/3，阻抗也下降。

由此可知，通過使用多個相同容值的電容，可在整個頻率范圍降低阻抗，因此可進一步降低噪聲。

?使用多個容值不同的電容時

這些曲線是在22μF的電容基礎上并聯增加0.1μF、以及0.01μF的電容后的頻率特性。

通過增加容值更小的電容，可降低高頻段的阻抗。相對于一個22μF電容的頻率特性來說，0.1μF和0.01μF的特性是合成后的特性（紅色虛線）。

這里必須注意的是，有些頻率點產生反諧振，阻抗反而增高，EMI惡化。反諧振發(fā)生于容性特性和感性特性的交叉點。

所增加電容的電容量，一般需要根據目標降噪頻率進行選型。

另外，在這里給出的頻率特性波形圖是理想的波形圖，并未考慮PCB板的布局布線等引起的寄生分量。在實際的噪聲對策中，需要考慮寄生分量的影響。

以上便是小編此次想要和大家共同分享的有關去耦電容的內容，如果你對本文內容感到滿意，不妨持續(xù)關注我們網站喲。最后，十分感謝大家的閱讀，have a nice day！