減少PCB設(shè)計(jì)上電磁干擾(EMI)的最佳方法之一就是靈活地使用運(yùn)算放大器。遺憾的是，在許多應(yīng)用中，運(yùn)算放大器的這個(gè)作用通常被忽略了。這可能是源于“運(yùn)放易受EMI的影響，且必須采取額外的措施來增強(qiáng)其對(duì)噪聲的抗干擾性”這樣一種成見。

汽車、工業(yè)、醫(yī)療和許多其它應(yīng)用經(jīng)常會(huì)用到一些敏感的模擬電路，這些電路在其工作環(huán)境中必須能完成它們的功能，同時(shí)還要保持對(duì)噪聲干擾免疫。許多這些干擾由位于同一印刷電路板(PCB)上附近的“噪聲”電路引發(fā)，這些噪聲會(huì)耦合到PCB及其電路上的電纜接口。

減少PCB設(shè)計(jì)上電磁干擾(EMI)的最佳方法之一就是靈活地使用運(yùn)算放大器(簡(jiǎn)稱“運(yùn)放”)。遺憾的是，在許多應(yīng)用中，運(yùn)算放大器的這個(gè)作用通常被忽略了。這可能是源于“運(yùn)放易受EMI的影響，且必須采取額外的措施來增強(qiáng)其對(duì)噪聲的抗干擾性”這樣一種成見。盡管許多以前生產(chǎn)的器件確實(shí)是這樣，但設(shè)計(jì)師可能沒意識(shí)到，新近的運(yùn)放通常具有比前世代更好的EMI免疫性能。設(shè)計(jì)師也可能不了解，或沒考慮運(yùn)放電路可以為減少其系統(tǒng)和PCB設(shè)計(jì)中的噪音所提供的關(guān)鍵優(yōu)勢(shì)。本文回顧EMI的來源，并討論了有助于減輕敏感PCB設(shè)計(jì)上的近場(chǎng)EMI的運(yùn)放特性。

EMI源、受擾電路和耦合機(jī)制

EMI是由無意且常常以不期望的方式?jīng)_擊二級(jí)電路(second electrical circuit)的電噪聲源引起的干擾。在所有情況下，干擾噪聲信號(hào)都是電壓、電流、電磁輻射這三者之一，或噪聲源以這三種形態(tài)的某種組合耦合到受擾電路。

EMI不限于射頻干擾(RFI)。 “較低”頻率范圍內(nèi)低于射頻的頻段存在強(qiáng)大的EMI源，如開關(guān)穩(wěn)壓器、LED電路和工作在幾十到幾百千赫范圍內(nèi)的電機(jī)驅(qū)動(dòng)器。60Hz線電路噪聲是另一個(gè)例子。噪聲源通過四種可能的耦合機(jī)制中的一種，或多種將噪聲傳遞到受擾電路。四種方式中的三種被認(rèn)為是近場(chǎng)耦合，包括：傳導(dǎo)耦合、電場(chǎng)耦合和磁場(chǎng)耦合。第四種機(jī)制是遠(yuǎn)場(chǎng)輻射耦合，其中電磁能在多個(gè)波長上輻射。

差模噪聲的有源濾波

有源運(yùn)放濾波器可以在電路帶寬內(nèi)顯著降低PCB上的EMI和噪聲，但在許多設(shè)計(jì)中它們未被充分利用。期望的差模(DM)信號(hào)可以被頻帶限制，而不需要的DM噪聲被濾除掉。圖1顯示了通過寄生電容(CP)耦合到輸入信號(hào)中的DM噪聲。組合信號(hào)和噪聲由一階有源低通濾波器接收。差分運(yùn)放電路的低通截止頻率被設(shè)置為僅高于由R2和C1確定的所需信號(hào)帶寬。

較高的頻率以20dB/decade的幅度衰減。如果需要更大衰減，則可以使用高階有源濾波器(例如，-40或-60 dB/decade)。

推薦使用< 1%容差的電阻。同樣，具有極好溫度系數(shù)(NPO、COG)和5%(或< 5%)容差的電容器可獲得最佳的濾波器性能。

圖1：DM和CM輸入噪聲施加于有源運(yùn)放濾波器

降低輸入共模噪聲

圖1中，共模(CM)噪聲源也在電路輸入端產(chǎn)生噪聲。CM噪聲可被描述為在兩個(gè)運(yùn)放輸入端是公共(或相同)的噪聲電壓，并且不是運(yùn)放試圖測(cè)量或調(diào)節(jié)的預(yù)期差模信號(hào)的一部分。CM噪聲可以多種方式發(fā)生。一個(gè)示例是：一個(gè)系統(tǒng)，其中一個(gè)電路的接地參考電壓與其接口的第二個(gè)電路處于不同的電壓電位?！敖拥亍彪妷旱牟町惪梢允呛练?jí)或若干伏水平，并且也可能發(fā)生在許多不同的頻率。電壓的這些差異會(huì)導(dǎo)致意外的壓降并可能干擾連接電路的電流流動(dòng)。

具有眾多電路的汽車、飛機(jī)和大型建筑物通常易受這種類型的干擾。

運(yùn)放的一個(gè)關(guān)鍵優(yōu)點(diǎn)是它們的差分輸入級(jí)架構(gòu)，以及在配置為差分放大器時(shí)抑制CM噪聲的能力。為每個(gè)運(yùn)放指定了共模抑制比(CMRR)，但電路的總CMRR還必須包括輸入和反饋電阻的影響。電阻變化強(qiáng)烈影響CMRR。因此，需要容差為0.1%、0.01%或更好的匹配電阻、才能實(shí)現(xiàn)應(yīng)用所需的CMRR。雖然使用外部電阻可以實(shí)現(xiàn)良好的性能，但使用具有內(nèi)部微調(diào)電阻的儀器或差分放大器也是一種選擇。例如，INA188是具有內(nèi)部微調(diào)電阻和104dB高CMRR的儀表放大器。

在圖1中，如果噪聲在電路的有效帶寬內(nèi)，則CM噪聲(VCM_noise = VCM1 = VCM2)可被運(yùn)放電路的CMRR所抑制。抑制水平取決于R2 / R1選擇的精確匹配電阻。公式1可用于確定CMRRTOTAL，它包括數(shù)據(jù)手冊(cè)中規(guī)定的電阻容差(RTOL)和運(yùn)放CMRR的影響。例如，如果運(yùn)放數(shù)據(jù)手冊(cè)給定其CMRR(dB)= 90dB，則(1/CMRRAMP)= 0.00003。在許多電路中，電阻容差成為實(shí)現(xiàn)目標(biāo)CMRRTOTAL的主要限制因素。

方程式1是從參考文獻(xiàn)1所描述的理想運(yùn)放的CMRR等式中導(dǎo)出，其中CMRRAMP項(xiàng)被假定為非常大(無窮大)。對(duì)于理想運(yùn)放，(1/CMRRAMP)項(xiàng)為零，CMRRTOTAL僅由電阻和AV確定。CMRRTOTAL可以使用公式2轉(zhuǎn)換為dB。

其中AV =運(yùn)放的閉環(huán)增益，RTOL = R1和R2的容差%(例如，0.1%，0.01%，0.001%)，CMRRAMP =數(shù)據(jù)表規(guī)范中以十進(jìn)制格式表示的CMRR(不是dB)。

提高對(duì)RFI和其它高頻EMI的抗擾度

如前所述，有源濾波和CMRR可以可靠地降低器件頻帶限制范圍內(nèi)的電路噪聲，包括高至MHz范圍的DM和CM EMI。然而，暴露于高于預(yù)期工作頻率范圍的RFI噪聲可能會(huì)導(dǎo)致器件的非線性行為。運(yùn)放在其高阻抗差分輸入級(jí)最易受RFI影響，因?yàn)镈M和CM RFI噪聲可由內(nèi)部二極管(由硅上的p-n結(jié)形成)整流。這種整流產(chǎn)生一個(gè)小的直流電壓或偏移，被放大并可能在輸出端表現(xiàn)為錯(cuò)誤的直流偏移。

根據(jù)系統(tǒng)的精度和靈敏度，這可能會(huì)產(chǎn)生不良的電路性能或行為。

幸運(yùn)的是，使用兩種方法之一可提高運(yùn)放對(duì)RFI的免疫力(或降低易感性)。第一個(gè)也是最好的選擇是使用EMI硬化(EMI-hardened)的運(yùn)放，它包括內(nèi)部輸入濾波器，可以抑制數(shù)十MHz至高達(dá)千MHz范圍內(nèi)的噪聲。

TI目前提供80多種EMI硬化器件，可以通過TI運(yùn)放參數(shù)搜索引擎搜索“EMI Hardened”找到。

第二個(gè)選擇是將外部EMI/RFI濾波器添加到運(yùn)放的輸入。如果設(shè)計(jì)需要使用不包括內(nèi)部EMI濾波器的器件，這可能是唯一選擇。

圖2顯示了使用外部DM和CM濾波器的標(biāo)準(zhǔn)差分放大器配置，其針對(duì)的是更高的EMI頻率。

圖2：無源EMI/RFI輸入濾波器提高了高頻抗擾度

沒有輸入濾波器時(shí)，電路增益為|R2/R1|。如果添加了無源輸入濾波器，通常需要R3電阻來防范CDM電容降低放大器的相位裕度。DM低通濾波器由R1電阻、CDM和兩個(gè)CCM電容組成。

CM低通濾波器使用R1電阻和兩個(gè)CCM電容。

DM和CM濾波器(fC_DM和fC_CM)的-3dB截止頻率的等式如下所示。 fC_DM設(shè)置為運(yùn)放電路的期望帶寬以上的頻率，并且通常首先確定CDM。然后將CCM電容選擇為比CDM小至少十倍，以將其對(duì)fC_DM的影響降至最低，且還因?yàn)镃CM電容針對(duì)較高頻率。所以，fC_CM將被設(shè)置為高于fC_DM的頻率。請(qǐng)注意，EMI硬化器件可用于取代紅色線框所包圍的器件，簡(jiǎn)化了設(shè)計(jì)。

低輸出阻抗減小干擾

運(yùn)放的另一個(gè)重要特性是其極低的輸出阻抗，在大多數(shù)配置中通常為幾歐姆或更小。要了解如何有益于降低EMI，請(qǐng)考慮EMI如何影響低阻抗和高阻抗電路。

圖3中的圖表示兩個(gè)電路。第一個(gè)是模數(shù)轉(zhuǎn)換器(ADC)的輸入音頻電路，它包括1VP-P，2kHz正弦波(VS1)、600Ω源阻抗(RS1)和一個(gè)20kΩ負(fù)載阻抗(RL1)。諸如600Ω的源阻抗常見于麥克風(fēng)等音頻應(yīng)用;高輸入阻抗(如20 k)常見于音頻ADC。第二個(gè)電路是驅(qū)動(dòng)3.3V時(shí)鐘信號(hào)(VS2)的100 kHz時(shí)鐘源，串聯(lián)終端電阻為22Ω(RS2)，負(fù)載阻抗為500 kΩ(RL2)。高阻抗負(fù)載表示另一個(gè)器件的數(shù)字輸入。

在實(shí)際系統(tǒng)中，100至400 kHz范圍內(nèi)的I2C串行總線時(shí)鐘在音頻ADC和電路中很常見。雖然I2C時(shí)鐘通常以突發(fā)(不連續(xù))方式驅(qū)動(dòng)，但此模擬顯示了在時(shí)鐘驅(qū)動(dòng)時(shí)可能產(chǎn)生的影響。在高密度音頻和信息娛樂PCB設(shè)計(jì)中，在敏感音頻走線附近的時(shí)鐘走線的的確確會(huì)出現(xiàn)。只需幾個(gè)pF的寄生PCB電容就可發(fā)生電容耦合、并將時(shí)鐘噪聲電流注入到受擾音頻信號(hào)中。圖3是僅使用1pF的寄生電容進(jìn)行的仿真示例。

圖3：時(shí)鐘噪聲源和音頻受擾電路

Audio input: 音頻輸入

Victim circuit: 受擾電路

Clock driver: 時(shí)鐘驅(qū)動(dòng)器

Noise circuit: 噪聲電路

ADC Input: ADC輸入

Parasitic capacitance between circuits 1 and 2: 電路1與電路2之間的寄生電容

Audio with 100kHz clock noise: 伴隨有100kHz時(shí)鐘噪聲的音頻

Time: 時(shí)間

音頻電路如何降低噪聲? 事實(shí)證明，降低受擾電路的阻抗是降低其對(duì)耦合噪聲敏感性的一種方法。 對(duì)于具有較高源阻抗(> 50Ω)的電路，可以通過最小化與電路負(fù)載相關(guān)的源阻抗來降低耦合噪聲。在圖4中，同相配置的OPA350被添加到電路中以緩沖信號(hào)并將源阻抗與負(fù)載隔離開來。與600Ω相比，運(yùn)放的輸出阻抗非常低，這顯著降低了時(shí)鐘噪聲。

圖4：可以減小時(shí)鐘源EMI的運(yùn)放電路