中國(guó)，北京-2023年2月10日-先進(jìn)的專用連接解決方案公司Astera Labs(Astera Labs)今天宣布，擴(kuò)展其云規(guī)模互操作實(shí)驗(yàn)室(Cloud-Scale Interop Lab)，支持Leo內(nèi)存連接平臺(tái)(Leo Memory Connectivity Platform)與不斷成長(zhǎng)的生態(tài)系統(tǒng)之間實(shí)現(xiàn)強(qiáng)大的互操作性測(cè)試，該生態(tài)系統(tǒng)包括領(lǐng)先CXL為基礎(chǔ)的CPU、內(nèi)存模塊和操作系統(tǒng)。

Astera Labs首席產(chǎn)品官Casey Morrison表示：“Compute Express Link?(CXL?)經(jīng)證明是數(shù)據(jù)中心系統(tǒng)里關(guān)鍵的內(nèi)存互連技術(shù)，但是，多種應(yīng)用場(chǎng)景和快速成長(zhǎng)的生態(tài)系統(tǒng)是大規(guī)模無(wú)縫部署CXL解決方案的重大挑戰(zhàn)?；贏ries PCIe® Smart Retimers云規(guī)模互操作實(shí)驗(yàn)室的成功以及從客戶平臺(tái)上運(yùn)行的真實(shí)CXL硅芯片解決方案中學(xué)到的知識(shí)，我們很高興與行業(yè)主要廠商合作實(shí)現(xiàn)提供端到端CXL測(cè)試和工具，最大程度減少互操作風(fēng)險(xiǎn)，縮短系統(tǒng)開(kāi)發(fā)時(shí)間和成本，加快上市時(shí)間?！?

云端互操作性實(shí)驗(yàn)室擁有全面的內(nèi)存壓力測(cè)試、CXL協(xié)議檢查和電氣穩(wěn)健性測(cè)量工具，對(duì)CPU、Leo智能內(nèi)存控制器和各種內(nèi)存模塊在實(shí)際應(yīng)用場(chǎng)景下的性能和互操作性進(jìn)行驗(yàn)證。測(cè)試涵蓋從物理層到應(yīng)用層的四個(gè)關(guān)鍵領(lǐng)域，包括PCIe電氣、內(nèi)存、CXL合規(guī)性以及重復(fù)數(shù)千次的系統(tǒng)級(jí)測(cè)試。

云規(guī)?；ゲ僮鲗?shí)驗(yàn)室主要合作伙伴

Astera Labs正在與行業(yè)領(lǐng)導(dǎo)者合作進(jìn)行互操作性測(cè)試，為不斷成長(zhǎng)的CXL市場(chǎng)提供CPU和內(nèi)存模塊。

CXL聯(lián)盟主席Jim Pappas表示：“CXL聯(lián)盟(CXL Consortium)舉辦活動(dòng)旨在測(cè)試成員公司的產(chǎn)品是否符合我們的規(guī)范。憑借其云規(guī)?；ゲ僮鲗?shí)驗(yàn)室，Astera Labs將嚴(yán)格的互操作性測(cè)試從物理級(jí)別擴(kuò)展到系統(tǒng)級(jí)別，包括各種主機(jī)、內(nèi)存和操作系統(tǒng)。作為CXL聯(lián)盟的貢獻(xiàn)成員，Astera Labs的供應(yīng)商中立方式將有助于加速將CXL內(nèi)存解決方案推向市場(chǎng)?！?

AMD服務(wù)器系統(tǒng)架構(gòu)師高級(jí)研究員Mahesh Wagh表示：“標(biāo)準(zhǔn)合規(guī)性和即插即用功能是發(fā)展CXL生態(tài)系統(tǒng)的重要一步。第4代霄龍(AMD EPYC?)處理器與CXL1.1標(biāo)準(zhǔn)兼容，有助于創(chuàng)建可組合的架構(gòu)，提供客戶所需的基礎(chǔ)架構(gòu)靈活性、安全性和性能要求。我們贊賞Astera Labs對(duì)互操作性測(cè)試的承諾，并期待繼續(xù)合作，提供真正的異構(gòu)計(jì)算?！?

英特爾公司高級(jí)研究員Debendra Das Sharma博士表示：“英特爾致力于加速CXL生態(tài)系統(tǒng)，我們期待繼續(xù)與Astera Labs合作，參與其云規(guī)?；ゲ僮鲗?shí)驗(yàn)室，讓我們的客戶能夠更輕松部署可靠且可互操作的CXL解決方案?！?

美光高級(jí)副總裁兼計(jì)算和網(wǎng)絡(luò)業(yè)務(wù)部總經(jīng)理Raj Hazra表示：“美光正在為使用CXL的數(shù)據(jù)中心提供內(nèi)存創(chuàng)新，我們正與Astera Labs合作，在其云規(guī)?；ゲ僮鲗?shí)驗(yàn)室測(cè)試我們的DDR內(nèi)存解決方案。我們將共同緩解內(nèi)存帶寬瓶頸，提供可互操作的解決方案，為數(shù)據(jù)中心和云基礎(chǔ)設(shè)施客戶帶來(lái)更大的靈活性?！?

SK海力士副總裁兼DRAM應(yīng)用工程組負(fù)責(zé)人Hyungsoo Kim表示：“我們擁有廣泛的高性能和高密度DDR5 DRAM產(chǎn)品系列，可實(shí)現(xiàn)CXL附加內(nèi)存擴(kuò)展和池化(pooling)的全部潛力，為云服務(wù)器服務(wù)。通過(guò)總部和美國(guó)工程中心的貢獻(xiàn)，SK海力士很高興與Astera Labs合作，在其云規(guī)?；ゲ僮鲗?shí)驗(yàn)室中驗(yàn)證我們的內(nèi)存，讓我們的客戶能夠確信我們的解決方案將與Astera Labs的CXL控制器和客戶選擇的CPU無(wú)縫互操作。”