MCS-51單片機的體系結(jié)構(gòu)

MCS-51單片機內(nèi)部集成了微處理器、存儲器、輸入接口和輸出接口，其體系結(jié)構(gòu)如圖2-1所示。在MCS-51單片機中，ROM存放程序代碼，RAM存放數(shù)據(jù)，因此ROM和RAM分別被稱為程序存儲器和數(shù)據(jù)存儲器。因為，程序存儲器和數(shù)據(jù)存儲器是獨立分開的，所以MCS-51單片機屬于哈佛體系結(jié)構(gòu)。

哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。哈佛結(jié)構(gòu)是一種并行體系結(jié)構(gòu)，它的主要特點是將程序和數(shù)據(jù)存儲在不同的存儲空間中，即程序存儲器和數(shù)據(jù)存儲器是兩個獨立的存儲器，每個存儲器獨立編址、獨立訪問。

與兩個存儲器相對應(yīng)的是系統(tǒng)的4條總線：程序和數(shù)據(jù)的數(shù)據(jù)總線與地址總線。這種分離的程序總線和數(shù)據(jù)總線可允許在一個機器周期內(nèi)同時獲得指令字(來自程序存儲器)和操作數(shù)(來自數(shù)據(jù)存儲器)，從而提高了執(zhí)行速度，提高了數(shù)據(jù)的吞吐率。又由于程序和數(shù)據(jù)存儲在兩個分開的物理空間中，因此取址和執(zhí)行能完全重疊。中央處理器首先到程序指令存儲器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲器中讀取數(shù)據(jù)，并進(jìn)行下一步的操作(通常是執(zhí)行)。程序指令存儲和數(shù)據(jù)存儲分開，可以使指令和數(shù)據(jù)有不同的數(shù)據(jù)寬度。

哈佛結(jié)構(gòu)的計算機由CPU、程序存儲器和數(shù)據(jù)存儲器組成，程序存儲器和數(shù)據(jù)存儲器采用不同的總線，從而提供了較大的存儲器帶寬，使數(shù)據(jù)的移動和交換更加方便，尤其提供了較高的數(shù)字信號處理性能。哈佛結(jié)構(gòu)的微處理器通常具有較高的執(zhí)行效率。其程序指令和數(shù)據(jù)指令分開組織和存儲的，執(zhí)行時可以預(yù)先讀取下一條指令。

哈佛結(jié)構(gòu)與馮·諾依曼結(jié)構(gòu)處理器相比，處理器有兩個明顯的特點：使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存;使用獨立的兩條總線，分別作為CPU與每個存儲器之間的專用通信路徑，而這兩條總線之間毫無關(guān)聯(lián)。

改進(jìn)的哈佛結(jié)構(gòu)，其結(jié)構(gòu)特點為：

使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理;具有一條獨立的地址總線和一條獨立的數(shù)據(jù)總線，利用公用地址總線訪問兩個存儲模塊(程序存儲模塊和數(shù)據(jù)存儲模塊)，公用數(shù)據(jù)總線則被用來完成程序存儲模塊或數(shù)據(jù)存儲模塊與CPU之間的數(shù)據(jù)傳輸;兩條總線由程序存儲器和數(shù)據(jù)存儲器分時共用。

圖2-1 MCS-51單片機的體系結(jié)構(gòu)

MCS-51單片機又分為51和52兩個子系列，其主要內(nèi)部資源的配置情況見表2-1，其中51子系列的結(jié)構(gòu)框圖如圖2-2所示。在表2-1中，字母B表示字節(jié)BYTE，芯片名稱中的C表示該單片機是CHMOS器件。分析表2-1可知：①52子系列的內(nèi)部資源比51子系列多，如前者內(nèi)部定時器和中斷源均比后者多一個，而且片內(nèi)存儲器容量大一倍;②8031、80C31、8032和80C32沒有片內(nèi)ROM存儲器，使用這些單片機時，必須擴展片外的程序存儲器。

圖2-2 MCS-51單片機51子系列的結(jié)構(gòu)框圖

MCS-51單片機的內(nèi)部資源

MCS-51單片機的內(nèi)部結(jié)構(gòu)如圖2-3所示，其內(nèi)部主要有以下資源：

圖2-3 MCS-51單片機的內(nèi)部結(jié)構(gòu)

1)8位CPU。

2)布爾處理器，具有位邏輯處理能力。

3)4KB/8KB片內(nèi)程序存儲器(ROM)。

4)128B/256B片內(nèi)數(shù)據(jù)存儲器(RAM)。5)擴展64KB程序存儲器空間的控制電路。6)擴展64KB數(shù)據(jù)存儲器空間的控制電路。

7)2/3個16位定時/計數(shù)器。

8)32位雙向且可獨立尋址的I/O線，即4個8位并行I/O接口。9)一個可編程全雙工異步串行接口。

10)5/6個中斷源，有兩個中斷優(yōu)先級。

11)片內(nèi)時鐘振蕩器。