眾所周知，芯片工藝每進(jìn)階1nm，投入就是幾何級增長，3nm、5nm工廠的建設(shè)資金大約是200億美元，1nm工藝的投資計(jì)劃高達(dá)320億美元，輕松超過2000億元，成本要比前面的工藝高多了。

不僅如此，1nm工廠的耗電量也會是個麻煩，相比3nm工廠年耗電量70億度的水平來說，1nm工廠不會少于80億度，甚至接近100億度。

這是什么概念?預(yù)計(jì)到了2028年，這個1nm工廠的耗電量就相當(dāng)于全臺2.3%的用電量了，臺積電所有工廠將占到全臺15%以上，影響極大，對供電的要求很高。

如果一天24小時運(yùn)轉(zhuǎn)，那么下代光刻機(jī)每天就要消耗4.8萬度電，妥妥的超級電老虎。

美國一直以來在半導(dǎo)體制造領(lǐng)域就領(lǐng)先全球，而半導(dǎo)體產(chǎn)業(yè)的生產(chǎn)環(huán)節(jié)太多，任何一家企業(yè)都沒有辦法擁有完整的產(chǎn)業(yè)鏈。為了能夠?qū)崿F(xiàn)其半導(dǎo)體領(lǐng)域的領(lǐng)先地位，美國便憑借著自己芯片制造的技術(shù)倒逼其他芯片企業(yè)到美國建設(shè)工廠。

美國以520億元的芯片補(bǔ)貼計(jì)劃，吸引臺積電和三星到美國建設(shè)工廠。而美國的要求也并不只是簡單的將工廠遷移到美國，要求三星、臺積電將自己的機(jī)密數(shù)據(jù)上交。

在美國剛提出這一要求的時候，臺積電、三星對這一不平等的條件紛紛表示拒絕。但是在考慮到自己大量的芯片訂單都在美國，并且美國一直在半導(dǎo)體領(lǐng)域保持霸主地位之后，三星、臺積電便同意花重金到美國建廠，臺積電更是將自己最先進(jìn)的工藝遷到了美國。

臺積電的一條傳聞引爆行業(yè)，摩爾定律是否就此將“失效”了呢?

有報(bào)道稱，目前正在推進(jìn)3nm制程工藝量產(chǎn)的臺積電，同時也在推進(jìn)更先進(jìn)的2nm及1nm制程工藝。其中，2nm制程工藝預(yù)計(jì)在2025年下半年量產(chǎn)，而1nm制程工藝已在謀劃工廠的建設(shè)事宜。

臺積電能否突破摩爾定律，提前實(shí)現(xiàn)2nm甚至1nm制程工藝的量產(chǎn)，值得期待!

在此之前，小編通過智慧芽Eureka研發(fā)情報(bào)庫找到了臺積電在美國最新申請的5件專利，其中或許就有減小線寬實(shí)現(xiàn)降低制程的“秘密”!

1nm工藝不僅僅是這個數(shù)字看上重要，它還有更深的含義——1nm級別的工藝有可能是硅基半導(dǎo)體的終結(jié)，再往下走就需要換材料了，比如納米片、碳納米管等等，2017年IBM領(lǐng)銜的科研團(tuán)隊(duì)就成功使用碳納米管制造出了1nm晶體管。

蘋果等方面證實(shí)了臺積電提高芯片代工的費(fèi)用，A16處理器臺積電計(jì)劃豪擲320億美元(約合人民幣2232億元)建立全球首家1nm旗艦工廠，投入可以說是巨大的，這家1nm工廠預(yù)計(jì)將在2027年投產(chǎn)，2028年實(shí)現(xiàn)量產(chǎn)。除了建廠成本巨大之外，近日又有媒體爆料稱1nm工廠的耗電量將會大幅上漲，目前3nm工廠的年耗電量大概在70億度左右，而1nm工廠的年耗電量由于1nm光刻機(jī)總功耗將達(dá)到2MW，也就是200萬瓦的水平，因此該工廠年耗電量將會從80億度電起步，甚至輕松突破100億度電，單日運(yùn)行耗電量將達(dá)到4.8萬度電，硬成本將大幅上漲，這將最終傳遞到消費(fèi)端，相關(guān)產(chǎn)品的售價將會大幅提升，比如未來iPhone手機(jī)的A系列處理器，Macbook內(nèi)的M系列處理器，漲價在所難免。臺積電(TSMC)的1nm芯片制程技術(shù)正逐漸成形。在今年夏天公布其與美國麻省理工學(xué)院(MIT)和國立臺灣大學(xué)(NTU)合作的結(jié)果后，臺積電據(jù)傳正計(jì)劃在桃園打造1nm晶圓廠。據(jù)悉，新的1nm芯片生產(chǎn)設(shè)施將落腳桃園龍?zhí)犊茖W(xué)園區(qū)，臺積電至今已在該科學(xué)園區(qū)經(jīng)營兩座半導(dǎo)體封測廠。

1nm工藝不僅僅是這個數(shù)字看上重要，它還有更深的含義：1nm級別的工藝有可能是硅基半導(dǎo)體的終結(jié)，再往下走就需要換材料了，比如納米片、碳納米管等等。此前，在2019年的Hotchips會議上，臺積電研發(fā)負(fù)責(zé)人、技術(shù)研究副總經(jīng)理黃漢森(Philip Wong)在演講中就談到過半導(dǎo)體工藝極限的問題，他認(rèn)為預(yù)計(jì)2050年，晶體管將來到氫原子尺度即0.1nm，或許未來晶圓的工藝單位將不再使用納米來進(jìn)行標(biāo)注，芯片行業(yè)將會進(jìn)入一個全新的時代，不過成本降低才有可能商業(yè)化普及，過高的售價對于大多數(shù)用戶來講是沒有意義的。

除了該公司的3nm芯片將于今年第四季度進(jìn)入量產(chǎn)，臺積電3nm制程節(jié)點(diǎn)的升級版—N3E也宣稱將在2023年下半年開始實(shí)現(xiàn)商用化生產(chǎn)。接下來，到2025年時在其位于新竹的寶山廠量產(chǎn)2nm芯片也備受期待。而相較于其3nm芯片，預(yù)計(jì)臺積電的2nm芯片處理速度可望提高10%至15%，同時功耗也可望降低25%至30%。

據(jù)悉，臺積電超越3nm制程節(jié)點(diǎn)的先進(jìn)制造技術(shù)目前正處于“探路”(pathfinding)階段。然而，臺積電在1nm技術(shù)取得突破這一事實(shí)則是一大關(guān)鍵進(jìn)展。

按照臺積電(TSMC)的計(jì)劃，在2022年至2025年期間，將陸續(xù)推出N3、N3E、N3P、N3X等工藝，后續(xù)還會有優(yōu)化后的N3S工藝，加上可以使用FINFLEX技術(shù)，可涵蓋智能手機(jī)、物聯(lián)網(wǎng)、車用芯片、HPC等不同平臺的使用需求。臺積電在3nm制程節(jié)點(diǎn)仍使用FinFET晶體管，不過到了2nm制程節(jié)點(diǎn)，即2025年量產(chǎn)的N2工藝將啟用全新的Gate-all-around FETs(GAAFET)晶體管。

據(jù)相關(guān)媒體的報(bào)道，臺積電已做出了戰(zhàn)略決策，開始為1nm級別的芯片生產(chǎn)鋪路，決定選址中國臺灣桃園附近的龍?zhí)犊萍紙@區(qū)，興建新的晶圓廠。該地點(diǎn)距離臺積電總部所在的新竹科技園區(qū)不遠(yuǎn)，將為當(dāng)?shù)貏?chuàng)造數(shù)千個高薪工作崗位。

在MIT、臺灣大學(xué)和臺積電共同發(fā)表的研究論文中描述了由金屬誘導(dǎo)導(dǎo)電間隙而引發(fā)的制造挑戰(zhàn)，以及單層技術(shù)如何受到這些金屬誘導(dǎo)間隙的影響。此外，文中并建議采用后過渡金屬鉍和半導(dǎo)體單層過渡金屬二硫化物以縮減間隙的尺寸，從而生產(chǎn)出比以往更小尺寸的2D晶體管。

臺積電研發(fā)負(fù)責(zé)人、技術(shù)研究副總經(jīng)理黃漢森(Philip Wong)在演講中就談到過半導(dǎo)體工藝極限的問題，他認(rèn)為到了2050年，晶體管來到氫原子尺度，即0.1nm。

關(guān)于未來的技術(shù)路線，黃漢森認(rèn)為像碳納米管(1.2nm尺度)、二維層狀材料等可以將晶體管變得更快、更迷你;同時，相變內(nèi)存(PRAM)、旋轉(zhuǎn)力矩轉(zhuǎn)移隨機(jī)存取內(nèi)存(STT-RAM)等會直接和處理器封裝在一起，縮小體積，加快數(shù)據(jù)傳遞速度;此外還有3D堆疊封裝技術(shù)。

目前先進(jìn)半導(dǎo)體工藝的生產(chǎn)設(shè)備相當(dāng)昂貴，估計(jì)這間晶圓廠的投資金額大概在320億美元。相比之下，臺積電現(xiàn)有采用3nm和5nm工藝生產(chǎn)的晶圓廠，投資金額約為200億美元，新晶圓廠有著不小的增幅。