ESD應該是EMC中最常見也是遇到問題最多的測試項，許多硬件工程師遇到試驗Fail時，無從下手，今天就來談談ESD分析與整改的理論基礎，不涉及實際案例應用。

根據(jù)靜電放電電流波形可知，其電流具有較寬的頻率范圍。如此高頻率電流通過參考地平面時，理想情況下參考地平面阻抗處處相等，地電平抬升或者降落對系統(tǒng)信號以及電源無明顯影響。但是由于參考地電位受靜電電流沖擊產(chǎn)生的現(xiàn)象，即所謂的〝?shù)貜棬暚F(xiàn)象。

容性耦合

容性耦合是指電磁騷擾源通過電路或系統(tǒng)之間的電場并以耦合電容作用于敏感對象的電磁耦合方式。

靜電放電產(chǎn)生容性耦合的機理是：靜電電流流過阻抗變化的參考地平面時，會在參考地平面上產(chǎn)生變化電壓。平行于靜電電流泄放路徑參考地平面的導線，會因為容性耦合產(chǎn)生騷擾電壓，當騷擾電壓幅值超過芯片容錯電壓時則會引起芯片誤動作，嚴重情況下會導致芯片內(nèi)部半導體器件過壓擊穿而徹底損壞。

感性耦合

感性耦合是指電磁騷擾源通過電路或系統(tǒng)之間的磁場并以耦合電感形式作用于敏感對象的電磁耦合方式。

靜電放電產(chǎn)生感性耦合的機理是：靜電放電變化電流流過參考地平面時，當遇到阻抗較低的信號布線（互感耦合到信號線上面，此時電壓突變），會沿著阻抗較低的信號布線流進芯片，在芯片內(nèi)部產(chǎn)生騷擾電壓或者以電流形式?jīng)_擊芯片，嚴重時會造成芯片內(nèi)部半導體器件因過流燒毀。

靜電電流會選擇阻抗最低的路徑返回到源端。ESD整改簡單來說就是找出靜電電流泄放路徑中的敏感信號，并對其進行ESD防護，提高其抗靜電能力。如果產(chǎn)品已經(jīng)DV/PV，無法改變PCBA，則想辦法設計一條阻抗最低路徑，使電流返回源端。

靜電放電測試失效過程中，肯定會伴隨著各種各樣的現(xiàn)象，根據(jù)靜電放電的Fail現(xiàn)象結合具體的電路，快速定位Fail器件。

排除法屬于破壞性試驗，針對靜電放電過程中出現(xiàn)的異?，F(xiàn)象，使用靜電槍直接對DUT敏感IC進行接觸放電，找出與靜電放電過程中出現(xiàn)的異?，F(xiàn)象，增加ESD保護。