開關(guān)電源通常具有嚴(yán)格的靜態(tài)調(diào)節(jié)規(guī)范。使用廣泛可用的精密基準(zhǔn)，我們無需任何初始調(diào)整即可在工作溫度范圍內(nèi)輕松實(shí)現(xiàn) ±1% 的精度。我們還必須處理電源的動(dòng)態(tài)調(diào)節(jié)規(guī)范，制造商通常將其指定為瞬態(tài)負(fù)載的最大允許偏差，該瞬態(tài)負(fù)載具有規(guī)定的電流階躍和規(guī)定的最大允許壓擺率。這些規(guī)格以及恢復(fù)時(shí)間定義了瞬態(tài)后輸出電壓需要多長(zhǎng)時(shí)間才能恢復(fù)到靜態(tài)限制范圍內(nèi)。

為通用電源和應(yīng)用指定最佳靜態(tài)調(diào)節(jié)功能的電源非常適用。3V 輸出測(cè)量值后面的一串兩個(gè)或三個(gè)零看起來很美觀，即使負(fù)載不需要這樣的精度。我們也很自然地假設(shè)我們可以通過使這些偏差源自最受限制的靜態(tài)調(diào)節(jié)點(diǎn)來最小化總動(dòng)態(tài)峰峰值偏差。因此，開關(guān)電源的規(guī)范和設(shè)計(jì)工作已經(jīng)演變?yōu)楸３謬?yán)格的靜態(tài)電壓規(guī)范，并要求以最快的合理速率從負(fù)載瞬態(tài)中恢復(fù)。言外之意就是電源有很高的環(huán)路增益，

對(duì)于電壓模式控制的電源，當(dāng)我們嘗試優(yōu)化補(bǔ)償時(shí)，LC 濾波器的雙極點(diǎn)和輸出電容的零點(diǎn)及其相關(guān)的等效串聯(lián)電阻 (ESR) 會(huì)帶來挑戰(zhàn)。濾波器參數(shù)的可變性，尤其是 ESR，可以在限制我們優(yōu)化環(huán)路的程度方面發(fā)揮重要作用。電流模式控制通過控制流入輸出濾波器的電流而不是控制流入濾波器的平均電壓來解決穩(wěn)定性問題。這種方法消除了環(huán)路中的電感器，但會(huì)增加電流傳感器(通常是電阻器)的費(fèi)用。在每一分錢都很重要的成本敏感型應(yīng)用中，這個(gè)電阻器似乎是一種不必要的費(fèi)用，我們可以通過更好的環(huán)路設(shè)計(jì)來消除它。這一目標(biāo)導(dǎo)致工程師開發(fā)了許多非線性、

考慮典型負(fù)載對(duì)電源的代表性功率要求：其電源電壓在一定范圍內(nèi)，例如標(biāo)稱值的 ±5%。規(guī)范很少允許額外的瞬態(tài)偏差，但規(guī)范允許靜態(tài)偏差超過電源通常設(shè)計(jì)的目標(biāo)。對(duì)于微處理器等動(dòng)態(tài)負(fù)載，負(fù)載的運(yùn)行速度通常比電源開關(guān)快三個(gè)數(shù)量級(jí)，其電流需求轉(zhuǎn)換速率相應(yīng)地比開關(guān)電源所能達(dá)到的快很多倍。此外，隨著處理器越來越需要?jiǎng)討B(tài)電源管理技術(shù)，微處理器會(huì)在其最大需求和幾乎零電流需求之間以高轉(zhuǎn)換速率定期轉(zhuǎn)換。

因?yàn)殡娫幢旧聿荒軐?duì)通過輸出濾波器的電流變化做出實(shí)質(zhì)性響應(yīng)，全瞬態(tài)電流幅度，

I O , 突然出現(xiàn)在輸出電容中。在此瞬態(tài)之后，電源會(huì)產(chǎn)生相對(duì)溫和的恢復(fù)，以勇敢地嘗試快速轉(zhuǎn)換電流以滿足負(fù)載的新需求。因?yàn)檩敵鲭娙萜鞯牡湫妥杩箾Q定了 ESR，所以瞬態(tài)響應(yīng)電壓特性通?？雌饋砭拖耠娏魉矐B(tài)一樣。為了響應(yīng)滿載瞬變，輸出電壓會(huì)突然跳躍或下降;在這種跳躍或下降之后，或多或少的線性恢復(fù)斜坡。每個(gè)偏差的大小是VO = _I O ×ESR，并且，當(dāng)我們考慮由電感紋波電流引起的紋波電壓時(shí)，I L和電源容差誤差 V ERR，即電源可以針對(duì)此負(fù)載實(shí)現(xiàn)的峰峰值輸出電壓抑制為：

V PP =V ERR +(

I L ×ESR)+(2×I O ×ESR)=V ERR +[(2IO + _I L )×ESR]。(等式 1)

這個(gè)方程沒有考慮電源可能的非線性響應(yīng)以更快地將電壓帶回靜態(tài)條件，但這種情況是無關(guān)緊要的，因?yàn)榘宸逯递敵鲭妷旱膿p壞已經(jīng)發(fā)生。應(yīng)用負(fù)載的最佳電源設(shè)計(jì)的主要目標(biāo)是以最低成本將該輸出電壓包含在負(fù)載所需的規(guī)格范圍內(nèi)。然而，電源控制設(shè)備供應(yīng)商強(qiáng)調(diào)在瞬態(tài)期間更高的開關(guān)頻率和更快的環(huán)路，這實(shí)際上都沒有解決這個(gè)基本問題。

通過研究簡(jiǎn)單的等效電路模型，我們可以直觀地了解電源的負(fù)載瞬態(tài)性能。主電壓源 V CC提供標(biāo)稱電壓。另一個(gè)串聯(lián)源代表電源精度的誤差，由于誤差是雙向的，這個(gè)源的極性是未知的，你必須適應(yīng)它。我們還應(yīng)該在此源中包含紋波電壓誤差。電阻值為 ESR。最后，有一個(gè)等效的輸出電感限制了電源的壓擺率。對(duì)于降壓轉(zhuǎn)換器，等效電感為：

L EQ =L O (

I O,MAX ESR/V L,MIN )，其中 V L,MIN 是 V O 和 V IN –V O中的較低值。

通過檢查這個(gè)模型來推導(dǎo)前面的公式是相當(dāng)簡(jiǎn)單的。請(qǐng)注意，這種方法實(shí)際上試圖通過降低等效電感值來解決問題。如果我們可以使這個(gè)等效電感足夠低，以使電源具有接近負(fù)載的轉(zhuǎn)換率能力，那么這種方法對(duì)于包含電壓瞬變是有效的。但是，由于該情況不適用于本示例，因此減少模型中的等效電感幾乎不會(huì)影響瞬態(tài)遏制。

在設(shè)計(jì)電源時(shí)解決公式 1 中的 2 倍因子，而不是將其設(shè)計(jì)為僅保持在靜態(tài)條件下可以實(shí)現(xiàn)的最嚴(yán)格的固定電壓，我們可以獲得多項(xiàng)好處。如果從低到高和從高到低的瞬態(tài)不是源自相同的靜態(tài)調(diào)節(jié)電壓會(huì)發(fā)生什么情況，我們?nèi)绾我宰罴逊绞綄?shí)施這樣的調(diào)節(jié)系統(tǒng)?

通過檢查各種電源拓?fù)浜涂刂萍夹g(shù)，我們可以得出結(jié)論，ESR 是不可避免的，如果不增加額外的大容量輸出電容器，就無法大幅降低它。此外，研究這些應(yīng)用中的輸出濾波器通常表明，我們需要大量電容器才能獲得足夠低的 ESR 來限制嚴(yán)重的瞬態(tài)。一旦我們接受 ESR 作為阻抗，它本質(zhì)上會(huì)導(dǎo)致最小偏差

V O 每當(dāng)負(fù)載瞬變發(fā)生時(shí)，我們會(huì)看到電感將電壓帶回起點(diǎn)，這就是方程需要因子 2 的原因。這個(gè)特性是電源控制器供應(yīng)商一直在錯(cuò)誤解決的特性。如果在負(fù)載瞬態(tài)期間不能降低等效電感以提供來自電源的相當(dāng)大的壓擺率，那么任意降低電感不會(huì)提高性能。相反，我們必須轉(zhuǎn)向另一個(gè)方向：使等效電感無限大以至于模型將其消除。

如果我們從模型中消除等效電感，請(qǐng)考慮同一應(yīng)用中電源的響應(yīng)。因?yàn)楫?dāng)通過 ESR 汲取電流時(shí)輸出電壓在較高負(fù)載下不會(huì)降低，所以考慮將一個(gè)小的正偏移電壓與等效輸出電壓源 V CC串聯(lián)，這會(huì)導(dǎo)致輸出電壓開始高于標(biāo)稱值。然后，當(dāng)它加載到最大電流時(shí)，輸出電壓會(huì)降低到低于標(biāo)稱值。此特性相當(dāng)于負(fù)載調(diào)節(jié)率差的電源，如果我們遵循電源的陳規(guī)定型理想目標(biāo)，即假定我們應(yīng)該對(duì)所有誤差源求和，那么這是令人反感的。

這個(gè)模型現(xiàn)在看起來是一個(gè)理想的電源，包括誤差和偏移，正極連接電纜中有一些電阻。當(dāng)我們移除電感時(shí)，電源現(xiàn)在不會(huì)在負(fù)載瞬變后嘗試恢復(fù)。其電壓僅在負(fù)載增加后下降，在負(fù)載減少后增加。也許令人驚訝的是，峰間瞬態(tài)遏制現(xiàn)在減少到：

V PP =dV ERR +(dI RPP ×ESR)+(

I×ESR)=dV ERR +[(I+dI RPP )×ESR]。