用于監(jiān)控負軌的電路，此電路和所有使用此拓撲的電路的靈感來自電流鏡拓撲和概念，即 Rsense 中的變化電流以及 Rsense 兩端的電壓會改變 Re2 中的電流，因此 Rc1 兩端的電壓呈線性變化時尚。

圖 1用于監(jiān)控負軌的電路

圖 1 的電路歸功于 Re1 和 Re2。使 Ireffairly 小而 Re2 和 Re1 非常大且值相等，相對于 Rsense 兩端的電壓，發(fā)射器處的電壓會增加。當負載在空載和滿載之間變化時，這又會減小輸出設備的 Vce 變化。

因此，可以通過明智地選擇 Iref、Re1、Re2、Rc2 和 Rc1 來防止 Q2 被驅動到飽和狀態(tài)，并且不超過晶體管的最大工作電壓。請記住，hoe=I(集電極)/V A(早期電壓)意味著減少 Ical 的變化會減少 β 的變化，從而提高線性度。Rc 是 Rc1 和 Rc2 之和，因此 Rc1/Rc 比率決定了空載時 Vout-處的偏移。滿載時 Rsense 兩端產(chǎn)生的電壓決定了 Re2 和 Rc1 中電流的變化，因此決定了 Vout? 處的滿量程輸出。一旦確定了 Iref 的值，計算 Rc 和 Rd 兩端的所需空載電壓就很簡單了。使用發(fā)射極電阻器可以顯著降低 Vce 變化對 Q2 β 的影響，并且對仿真數(shù)據(jù)的檢查表明，β 的變化對負載電流和輸出電壓之間的相關性影響相對較小。鑒于所獲得的結果，可能不需要使用類似于威爾遜電流鏡的配置。

圖 2 和圖 3顯示了用于生成 Iref 的恒流源的替代解決方案。如果 Vss 穩(wěn)定且無紋波，則可以省略恒流發(fā)生器，并且可以選擇 Rd 的值來提供 Iref。

圖 2恒流源產(chǎn)生 Iref 的另一種解決方案。

圖 3設置了 FET 偏置，以便在啟動時 Iref 不會導致 Vce 或 Vds 超過最大值。

圖 4將Vout? 反相，消除偏移，將輸出縮放到所需范圍，并且可以過濾輸出以處理電源紋波或負載尖峰。如果使用帶有 ADC 的微控制器，該電路可以簡化為僅反轉 Vout-。

圖 4反相 Vout? 消除了偏移，將輸出縮放到所需范圍，并且可以過濾輸出以處理電源紋波或負載尖峰。

如果 V Re1在滿負載時至少比 V Rsense大 10 倍，則 Q2 不會飽和并且

V Rsense = (Iload + Iref) x Rsense 1

V Re1 = 10(V Rsense(滿載) ) 2

Iref =I Re1，并且在無負載時，即 Iload = 0，因此：

Re1 = V Re1 / Iref = Re2 3

Vccs 是恒流源兩端的電壓，I Re1 = Iref 非常接近，Vbe 可以取 0.6 到 0.65V：

Rd = (Vss – (Vccs + Vbe (Q1) + V Re1 )) / Iref 4

Vce 是 Q2 上所需的最大電壓，并且在空載時。I Re2 約等于 Iref，因此：

Rc = (Vss – Vce) / I (Re2) ≈ (Vss – Vce) / Iref 5

空載時 Vout? 處所需的失調(diào)電壓決定了 Rc1 的值：

Rc1 ≈ (Rc x Vout? (offset) )/ V Rc 6

可以估算滿負載時的 I Re2 ，因為 I (Rsense) = Iref / 10：

I Re2(滿載) ≈ 1.1 x I ref 7

在最大負載電流下，Vout? 的滿量程值大約為：

Vout? (滿量程) – Vout? (偏移) ≈ Rc1 x I Rsense(滿載) 8

LTspice 用于生成以下曲線，以顯示電路的線性度、濾波效果以及電路運行期間的 Vce 和 Vds。負載電流從 0 安增加到 1 安，輸出電壓疊加在負載電流上。結果與實際電路性能相似。由于負載電流的短時間尖峰，濾波可防止跳閘。隔離可能不是必需的，但在設計高壓電路時應始終考慮。

圖 5圖 4 中 C1 處沒有 25nF 電容的 Vout

圖 6圖 4 中 C1 處具有 25nF 電容的 Vout

圖 7有源器件上的電壓