近日，蘋果即將在9月份發(fā)布的iPhone14系列有了全新的消息。據(jù)悉，A16芯片將使用臺積電增強(qiáng)型5nm工藝制程，而非之前網(wǎng)傳的4nm制程。

早前關(guān)于iPhone14系列上究竟否會搭載A16芯片而爭論不休，根據(jù)最新的爆料來看，臺積電為蘋果的一款芯片使用了增強(qiáng)型5nm工藝制程。大部分爆料者都認(rèn)為，iPhone14Pro的兩款機(jī)型與iPhone14的兩款機(jī)型之間會出現(xiàn)較大的性能差距。在普通版本的iPhone上，未必搭載最新的A16芯片，而是小修小改的A15芯片。性能更強(qiáng)的4nmA16芯片會出現(xiàn)在iPhone14Pro的兩款機(jī)型上。而最新的消息則是推翻了這一說法。郭明錤轉(zhuǎn)發(fā)了該消息，并放出了一張臺積電發(fā)布時間的路線圖。

根據(jù)曝光的路線圖，臺積電的4nm和3nm制程工藝，在2023年才會開始量產(chǎn)，因此新的A16處理器只能使用原本的5nm制程工藝。同時，郭明錤透露，臺積電的4nm制程其實與5nm相比，沒有明顯的提升，因此A16選擇5nm而非等待4nm是比較合理的。

編輯點評：除了確定的iPhone14系列之外，蘋果秋季發(fā)布會還可能會有令人期待的新品，例如AirPodsPro2、AR/VR設(shè)備等。你期待iPhone14系列嗎?歡迎到評論區(qū)留言評論，說出你的看法。

除了在美國投資 240 億美元建設(shè) 5nm 晶圓廠之外，臺積電去年還決定在日本建設(shè) 28nm 晶圓廠，不過這個需要日本政府提供補(bǔ)貼，今天日本官方宣布，已經(jīng)批準(zhǔn)了臺積電在日本九州熊本縣的晶圓廠計劃， 并提供最高 4760 億日元(約合 240 億人民幣)的補(bǔ)貼。

這個晶圓廠是有臺積電及日本公司合作投資的，日本方面還有索尼及日本電裝 DENSO 的參與，這也是日本官方愿意給予巨額補(bǔ)貼的原因之一，該工廠建成后也主要是給索尼等日本公司提供傳感器代工之類的業(yè)務(wù)。

臺積電這家晶圓廠的工藝水平并非頂級水平的， 預(yù)計會生產(chǎn) 28nm 到 22nm 的成熟工藝，未來計劃會升級到 12nm 到 16nm 工藝，不排除還會進(jìn)一步升級的可能。

項目總投資高達(dá) 86 億美元，預(yù)計月產(chǎn)能 5.5 萬片晶圓， 2022 年 4 月動工， 2024 年 12 月投產(chǎn)。

傳聞許久的2nm終于來了。

6月17日消息，鈦媒體App獲悉，今天凌晨舉行的臺積電北美技術(shù)論壇上，臺積電(TSMC)正式公布未來先進(jìn)制程路線圖。

其中，臺積電3nm(N3)工藝將于2022年內(nèi)量產(chǎn)，而臺積電首度推出采用納米片晶體管(GAAFET)架構(gòu)的2nm(N2)制程工藝，將于2025年量產(chǎn)。

臺積電總裁魏哲家在線上論壇表示，身處快速變動、高速成長的數(shù)字世界，對于運(yùn)算能力與能源效率的需求較以往更快速增加，為半導(dǎo)體產(chǎn)業(yè)開啟前所未有的機(jī)會與挑戰(zhàn)。值此令人興奮的轉(zhuǎn)型與成長之際，臺積電在技術(shù)論壇揭示的創(chuàng)新成果彰顯了臺積電的技術(shù)領(lǐng)先地位，以及支持客戶的承諾。

與此同時，臺積電研發(fā)資深副總裁米玉杰(YJ Mii)在這場會議上宣布，臺積電會在2024年擁有光刻機(jī)巨頭ASML最新的high-NA極紫外光(EUV)光刻機(jī)微影設(shè)備?！爸饕糜诤献骰锇榈难芯磕康?.....針對客戶需求，開發(fā)相關(guān)基礎(chǔ)架構(gòu)與格式的解決方案，推動創(chuàng)新?！?

具體來說，此次臺積電技術(shù)峰會上，核心是公布N3(3nm級)和N2(2nm級)系列的領(lǐng)先節(jié)點具體技術(shù)細(xì)節(jié)，以及TSMC-3DFabricTM 三維矽晶堆疊解決方案，從而在未來幾年用于制造先進(jìn)的CPU、GPU和移動SoC芯片產(chǎn)品中。

3nm技術(shù)節(jié)點：臺積電第一個3nm級節(jié)點稱為N3，有望在今年下半年開始大批量制造 (HVM)量產(chǎn)，預(yù)計2023年初交付給客戶。其中，3nm第二節(jié)點N3E，與N5相比，在相同的速度和復(fù)雜性下，N3E功耗降低34%，性能提升18%，邏輯晶體管密度提高1.6倍，而且搭配先進(jìn)的TSMC FinFlextm架構(gòu)，能夠精準(zhǔn)協(xié)助客戶完成符合其需求的系統(tǒng)單芯片設(shè)計。

2nm技術(shù)節(jié)點：臺積電第一個2nm級節(jié)點稱為N2，采用納米片晶體管(GAAFET)架構(gòu)，預(yù)計于2025年開始量產(chǎn)。據(jù)悉，在相同功耗下，2nm性能速度較3nm增快10%至15%，若在相同速度下，功耗降低25%至30%。臺積電還表示，2nm制程技術(shù)平臺也涵蓋高效能版本及完備的小晶片(Chiplet)整合解決方案。

擴(kuò)大超低功耗平臺：臺積電稱正在開發(fā)N6e技術(shù)，專注于邊緣人工智能及物聯(lián)網(wǎng)設(shè)備。N6e將以7nm制程為基礎(chǔ)，邏輯密度可望較上一代的N12e多3倍。據(jù)悉，N6e平臺涵蓋邏輯、射頻、類比、嵌入式非揮發(fā)性存儲器、以及電源管理IC解決方案。

臺積電殺手锏來了：2nm先進(jìn)制程首亮相。

6月16日，臺積電在2022年度北美技術(shù)論壇上，官宣將推出下一代先進(jìn)制程N(yùn)2，也就是2nm制程。

2nm來了，終結(jié)FinFET

一直以來，包括7nm、5nm在內(nèi)的芯片制程都采用的是FinFET晶體管技術(shù)。

要知道，半導(dǎo)體行業(yè)進(jìn)步的背后有著一條金科玉律，那就是「摩爾定律」。

摩爾定律表明：每隔 18~24 個月，封裝在微芯片上的晶體管數(shù)量便會增加一倍，芯片的性能也會隨之翻一番。

當(dāng)FinFET結(jié)構(gòu)走到了無法突破物理極限的時候，對新的晶體管技術(shù)提出了需求。

也就是說，GAA (gate-all-around，簡稱 GAA) 架構(gòu)的出現(xiàn)再次拯救了摩爾定律。

據(jù)稱，臺積電N2將使用GAAFET(全環(huán)繞柵極晶體管)技術(shù)，于2025年開始量產(chǎn)。N2在性能、功效上有明顯提升，不過晶體管密度在2025年的時代背景中可能顯得提升效果不大。

作為全新的芯片制作工藝平臺，N2制程的核心創(chuàng)新在于兩點：納米片電晶體管(Nanosheet)與背面配電線路(backside power rail)。此兩點都是為了提高單位能耗中芯片性能而設(shè)計的。

臺積電的「全環(huán)繞柵極式納米片電晶體管」(GAA nanosheet transistors)，晶體管的通道在所有四個側(cè)面都被柵極包圍，從而減少了電能泄漏。這在當(dāng)下晶體管體積越發(fā)接近原子體積時，將會越來越突出。

在其 2022 年技術(shù)研討會上，臺積電正式公布了其 N2(2 納米級)制造技術(shù)，該技術(shù)計劃于 2025 年某個時間投入生產(chǎn)，并將成為臺積電第一個使用其基于納米片的柵極全方位場效應(yīng)的節(jié)點晶體管(GAAFET)。新節(jié)點將使芯片設(shè)計人員能夠顯著降低其產(chǎn)品的功耗，但速度和晶體管密度的改進(jìn)似乎不太明顯。

臺積電的 N2 是一個全新的平臺，廣泛使用 EUV 光刻技術(shù)，并引入了 GAAFET(臺積電稱之為納米片晶體管)以及背面供電。新的環(huán)柵晶體管結(jié)構(gòu)具有廣為人知的優(yōu)勢，例如大大降低了漏電流(現(xiàn)在柵極圍繞溝道的所有四個邊)以及調(diào)節(jié)溝道寬度以提高性能或降低功耗的能力. 至于背面電源軌，它通常旨在為晶體管提供更好的電力輸送，為后端(BEOL)中電阻增加的問題提供解決方案。新的電源傳輸旨方案在提高晶體管性能并降低功耗。

從功能集的角度來看，臺積電的 N2 看起來是一項非常有前途的技術(shù)。至于實際數(shù)字，臺積電承諾 N2 將讓芯片設(shè)計人員在相同功率和晶體管數(shù)量下將性能提升 10% 至 15%，或者在相同頻率和復(fù)雜度下將功耗降低 25% 至 30%，同時，與N3E 節(jié)點相比，芯片密度增加了 1.1 倍以上。