集成電路設計(Integrated circuit design, IC design)，亦可稱之為超大規(guī)模集成電路設計(VLSI design)，是指以集成電路、超大規(guī)模集成電路為目標的設計流程。集成電路設計涉及對電子器件(例如晶體管、電阻器、電容器等)、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體襯底材料之上，這些組件通過半導體器件制造工藝(例如光刻等)安置在單一的硅襯底上，從而形成電路。

集成電路設計最常使用的襯底材料是硅。設計人員會使用技術(shù)手段將硅襯底上各個器件之間相互電隔離，以控制整個芯片上各個器件之間的導電性能。PN結(jié)、金屬氧化物半導體場效應管等組成了集成電路器件的基礎結(jié)構(gòu)，而由后者構(gòu)成的互補式金屬氧化物半導體則憑借其低靜態(tài)功耗、高集成度的優(yōu)點成為數(shù)字集成電路中邏輯門的基礎構(gòu)造 [1] 。設計人員需要考慮晶體管、互連線的能量耗散，這一點與以往由分立電子器件開始構(gòu)建電路不同，這是因為集成電路的所有器件都集成在一塊硅片上。金屬互連線的電遷移以及靜電放電對于微芯片上的器件通常有害，因此也是集成電路設計需要關(guān)注的課題。隨著集成電路的規(guī)模不斷增大，其集成度已經(jīng)達到深亞微米級(特征尺寸在130納米以下)，單個芯片集成的晶體管已經(jīng)接近十億個。由于其極為復雜，集成電路設計相較簡單電路設計常常需要計算機輔助的設計方法學和技術(shù)手段。集成電路設計的研究范圍涵蓋了數(shù)字集成電路中數(shù)字邏輯的優(yōu)化、網(wǎng)表實現(xiàn)，寄存器傳輸級硬件描述語言代碼的書寫，邏輯功能的驗證、仿真和時序分析，電路在硬件中連線的分布，模擬集成電路中運算放大器、電子濾波器等器件在芯片中的安置和混合信號的處理。相關(guān)的研究還包括硬件設計的電子設計自動化(EDA)、計算機輔助設計(CAD)方法學等，是電機工程學和計算機工程的一個子集。對于數(shù)字集成電路來說，設計人員更多的是站在高級抽象層面，即寄存器傳輸級甚至更高的系統(tǒng)級(有人也稱之為行為級)，使用硬件描述語言或高級建模語言來描述電路的邏輯、時序功能，而邏輯綜合可以自動將寄存器傳輸級的硬件描述語言轉(zhuǎn)換為邏輯門級的網(wǎng)表。對于簡單的電路，設計人員也可以用硬件描述語言直接描述邏輯門和觸發(fā)器之間的連接情況。

網(wǎng)表經(jīng)過進一步的功能驗證、布局、布線，可以產(chǎn)生用于工業(yè)制造的GDSII文件，工廠根據(jù)該文件就可以在晶圓上制造電路。模擬集成電路設計涉及了更加復雜的信號環(huán)境，對工程師的經(jīng)驗有更高的要求，并且其設計的自動化程度遠不及數(shù)字集成電路。逐步完成功能設計之后，設計規(guī)則會指明哪些設計匹配制造要求，而哪些設計不匹配，而這個規(guī)則本身也十分復雜。集成電路設計流程需要匹配數(shù)百條這樣的規(guī)則。在一定的設計約束下，集成電路物理版圖的布局、布線對于獲得理想速度、信號完整性、減少芯片面積來說至關(guān)重要。半導體器件制造的不可預測性使得集成電路設計的難度進一步提高。在集成電路設計領(lǐng)域，由于市場競爭的壓力，電子設計自動化等相關(guān)計算機輔助設計工具得到了廣泛的應用，工程師可以在計算機軟件的輔助下進行寄存器傳輸級設計、功能驗證、靜態(tài)時序分析、物理設計等流程。

集成電路設計通常是以“模塊”作為設計的單位的。例如，對于多位全加器來說，其次級模塊是一位的加法器，而加法器又是由下一級的與門、非門模塊構(gòu)成，與、非門最終可以分解為更低抽象級的CMOS器件。從抽象級別來說，數(shù)字集成電路設計可以是自頂向下的，即先定義了系統(tǒng)最高邏輯層次的功能模塊，根據(jù)頂層模塊的需求來定義子模塊，然后逐層繼續(xù)分解;設計也可以是自底向上的，即先分別設計最具體的各個模塊，然后如同搭積木一般用這些最底層模塊來實現(xiàn)上層模塊，最終達到最高層次。在許多設計中，自頂向下、自底向上的設計方法學是混合使用的，系統(tǒng)級設計人員對整體體系結(jié)構(gòu)進行規(guī)劃，并進行子模塊的劃分，而底層的電路設計人員逐層向上設計、優(yōu)化單獨的模塊。最后，兩個方向的設計人員在中間某一抽象層次會合，完成整個設計。