PLL
關(guān)注人關(guān)注
我要報錯
鎖相環(huán)(PLL: Phase-locked loops)是一種利用反饋控制原理實現(xiàn)的頻率及相位的同步技術(shù)，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。當(dāng)參考時鐘的頻率或相位發(fā)生改變時，鎖相環(huán)會檢測到這種變化，并且通過其內(nèi)部的反饋系統(tǒng)來調(diào)節(jié)輸出頻率，直到兩者重新同步，這種同步又稱為“鎖相”
-
串行輸入PLL集成頻率合成器MB15A02及其應(yīng)用
MB15A02是日本富士通公司開發(fā)的集成PLL頻率合成器。它采用變模分頻技術(shù)，是一個單片串行輸入PLL頻率合成器，MB15A02具有如下特點：
-
ONSEI 推出PLL時鐘發(fā)生IC
-
ONSEMI 推出PLL時鐘產(chǎn)生集成電路
-
高性能鎖相環(huán)PE3293及其應(yīng)用
文中介紹了PE3293的特點功能和組成原理，給出了PE3293在頻率綜合器設(shè)計中的應(yīng)用電路。
-
美國國家半導(dǎo)體推出全新系列 PLLatinum 鎖相環(huán)路
美國國家半導(dǎo)體公司 (National Semiconductor Corporation) (美國紐約證券交易所上市代號：NSM) 宣布推出 LMX243x 系列 PLLatinum?鎖相環(huán)路的幾個基本型號，以滿足高頻鎖相環(huán)路市場的需求。這幾款高性能鎖相環(huán)路擁有
