引言 許多現(xiàn)代數(shù)據(jù)采集系統(tǒng)均是由高速和高精度ADC組成的。由于其低成本和低功耗,基于CMOS開關(guān)型電容器的ADC通常被用于此類設(shè)計(jì)中。ADC使用一個(gè)無緩沖前端,直接耦合至采樣網(wǎng)絡(luò)。為了有效地最小化噪聲和信號(hào)失
如圖所示為一種設(shè)計(jì)新穎的開關(guān)電源。本電源采用運(yùn)算放大器μA741作為比較控制元件,兩只三極管復(fù)合作為調(diào)整元件,電路工作于開關(guān)狀態(tài)。當(dāng)輸出電壓比基準(zhǔn)電壓低2mV時(shí),即μA741②腳比③腳低2mV(因?yàn)棣藺741的反應(yīng)靈敏度
場(chǎng)效應(yīng)晶體管簡(jiǎn)稱FET,其主要利用場(chǎng)效應(yīng)原理工作。場(chǎng)效應(yīng)即改變外加垂直于半導(dǎo)體表面上電場(chǎng)的方向或大小,以控制半導(dǎo)體導(dǎo)電層(溝道)中的多數(shù)載流子的密度或類型。與雙極型晶體管相比,F(xiàn)ET的特點(diǎn)是輸入阻抗高、噪聲
電阻器熱噪聲和運(yùn)算放大器噪聲的量化 了解噪聲折衷方案的關(guān)鍵在于“電阻器具有噪聲”這一事實(shí)。在室溫條件下,一個(gè)阻值為R的電阻器具有RMS電壓噪聲密度(或“點(diǎn)噪聲”)為VR=0.13√R的噪聲(單位:nV/√Hz)。于是,一個(gè)
雖然如今的自動(dòng)歸零結(jié)構(gòu)概念上可以回溯到早期的斬波放大器,但相對(duì)于早期的產(chǎn)品已經(jīng)得到了極大的改進(jìn)。老式的斬波放大器有許多能導(dǎo)致很大系統(tǒng)級(jí)設(shè)計(jì)問題的缺點(diǎn)。而新型的自動(dòng)歸零結(jié)構(gòu)要好用得多,并提供好得多的性能。如上述的應(yīng)用實(shí)例中,自動(dòng)歸零結(jié)構(gòu)在這類高精密度的應(yīng)用中可以提供比傳統(tǒng)的運(yùn)算放大器好得多的性能。
Analog Devices, Inc.(ADI)最新推出一款業(yè)界最快的場(chǎng)效應(yīng)晶體管(FET)運(yùn)算放大器——ADA4817。這款產(chǎn)品工作頻率高達(dá)1GHz,設(shè)計(jì)用于高性能的便攜式醫(yī)療診斷設(shè)備和儀器儀表設(shè)備。與競(jìng)爭(zhēng)器件相比,可提供兩倍的帶寬,同
從IP核設(shè)計(jì)的角度出發(fā),筆者設(shè)計(jì)了一種結(jié)構(gòu)簡(jiǎn)單、低功耗、高增益的Rail-to-Rail CMOS運(yùn)算放大器.輸入級(jí)采用互補(bǔ)差分對(duì)結(jié)構(gòu),輸出采用分壓電路進(jìn)行求和,再接以PMOS為負(fù)載的共源級(jí)進(jìn)行放大. 較以往的Rail-to-Rail運(yùn)算放大器大大簡(jiǎn)化了結(jié)構(gòu),對(duì)稱性好,版圖面積小,易于實(shí)現(xiàn). 模擬結(jié)果表明運(yùn)放的輸入輸出都達(dá)到全擺幅,且增益和相位裕度分別為107.8 dB和62.4°,功耗只為0.38mW,非常適于做成SoC的IP核.
如圖所示積分器漂移非常小,在溫度為-55 C~+125 C范圍內(nèi)不會(huì)超過500μV/s。圖中基本積分器由運(yùn)算放大器、電阻R1和電容C1構(gòu)成。為了改進(jìn)積分器的穩(wěn)定性,該電路在運(yùn)算放大器的同相輸入端加有電阻R4和電容C2(R4=R1,