半導體業(yè)的一次革命：從SIP和SoC走出的SSI
當下，SIP封裝市場異?；馃幔Ｓ凶x者來郵尋問有沒有好的SIP廠可推薦。無疑，SIP已被當成提升集成度、解決用戶設計難題、提升產品容量，更重要的是突破摩爾定律制約的一個重要手段越來越受重視，而各SIP封裝廠商也是門庭若市，生意興旺。
不過，并不是所有的摩爾定律難題都可通過SIP來解決，比如FPGA/PLD等I/O接口繁多的芯片如果想通過堆疊來增加容量的話，那么芯片間巨大的I/O互聯(lián)成為SIP封裝方案的最大阻礙?！熬湍梦覀冏钚峦瞥龅?8nm7系列FPGA來說，如果采用SIP將兩個芯片封裝在一起，其間的I/O互聯(lián)成為最大的阻礙：一方面是沒有足夠的I/O空間，目前SIP最多只能做到1,200個I/O口的互聯(lián)；二是信號在FPGA芯片間傳輸時會產生延時，降低性能；三是在多個FPGA之間用標準I/O創(chuàng)建邏輯連接會引起不必要的功耗?！辟愳`思質量管理和新產品導入全球資深副總裁湯立人解釋，“所以，我們必須尋找一種新的方法來替代SIP這種傳統(tǒng)的芯片堆疊方式。”當然，通過大型SoC，也可以將單顆芯片的容量(邏輯單元數(shù))做得很大，但是當采用新一代工藝時，裸片越大良率越低，并且成指數(shù)級下降。“一般來說，需要1-2年時間才能將良率提升到較高的水平。然而，如果芯片尺寸小的話，良率就很容易提升。所以，如果能采用幾個小尺寸的FPGA集成在一起，就可在大幅提升容量和性能的情況下，成本也能很好的控制。”湯立人說道。
這里問題的關鍵是解決FPGA之間的I/O互聯(lián)。它需要芯片廠商、晶圓代工廠商與封裝廠商共同的合作來挑戰(zhàn)這一難題。終于，在經(jīng)過兩年多的努力后，賽靈思聯(lián)合TSMC和Amkor，共同解決了這一難題，他們通過一種稱之為“堆疊硅片互聯(lián)技術(SSI，StackSiliconInterconnect)”的3D封裝方式，采用無源芯片中介層、微凸塊和硅通孔(TSV)技術，實現(xiàn)了多芯片在一個封裝內的無引線互連?！巴ㄟ^微型焊球將多片F(xiàn)PGA連接至無源芯片制作的硅中介層中，中介層再采用C4突塊技術連接至下一層封裝載體。硅中介層可充當FPGA芯片間的I/O引線，提供超過一萬個I/O接口的互聯(lián)，并且由于硅中介層中相當于內部信號傳輸，所需時延非常小僅約為1納米，同時不需要I/O驅動部分，所以整體功耗也大大減小。”湯立人補充，“此外，由于硅中介層采用了已規(guī)模經(jīng)濟生產的65nm無源工藝，所增加的成本與采用大芯片而帶來的低良率方式相比，幾乎沒有可比性。”
600)this.style.width=600;" border="0" />
據(jù)賽靈思的數(shù)據(jù)顯示，相對于使用SIP方式通過標準I/O連接在電路板上集成兩個FPGA，堆疊硅片互聯(lián)技術將單位功耗芯片間連接帶寬提升了100倍，時延減至五分之一，而且不會占用任何高速串行或并行I/O資源。通過這種新的封裝技術，賽靈思的28nm7系列FPGA已可提供高達200萬個邏輯單元的業(yè)界最大容量，是最接近的競爭對手產品容量的2.8倍。容量的提升，使得FPGA將進入有線或無線網(wǎng)絡的最核心部分，勝任之前不能勝任的重要工作。
SSI的主要技術突破
“其實，這種思想我們早在五年前就開始設計，相信其它公司也有類似想法，但是其中難度很大，主要表現(xiàn)在硅通孔(TSV)技術和微凸塊組裝技術的結合上，當然還包括我們在FPGA工藝設計上的突破。前者的最大阻礙是通孔材料的均勻注入；后者則是需要設計新的設備。”湯立人說道，“此次我們與TSMC和封裝廠商一起，攻克了這個難題?！?BR>
雖然TSV技術早在圖像傳感器和功率放大器等大批量的應用中已得到充分的驗證，但是此次賽靈思不但要用TSV，還要借用另一個技術——C4技術，將中介層連接至下一層載體。C4技術最初由IBM開發(fā)，主要用于高性能的計算機系統(tǒng)，較大的焊球能吸收芯片基板和下一級載體之間的熱應力?！半m然TSV與C4技術都是經(jīng)過業(yè)界認證的成熟技術，但是將這兩種技術結合在一起用于FPGA上，不僅需要創(chuàng)造性，而且還需要高超的工藝支持，所以此次TSMC對這個項目非常重視?！睖⑷朔Q。
對于SSI封裝是否會帶來應力引起的不穩(wěn)定性問題，湯立人解釋由于較薄的硅中介層可有效減弱內部堆積的應力，一般說來堆疊硅片互聯(lián)技術封裝架構的內部應力低于同等尺寸的單個倒裝BGA封裝，這就降低了封裝的最大塑性應變，熱機械性能也隨之得以提升，所以SSI是可靠的，可行的?！八淖畲筇攸c是，對于用戶來說，SSI芯片就相當于一個大的FPGA芯片，對用戶完全透明?！彼忉專琁SE軟件可自動將設計分配到FPGA芯片中，無需任何用戶干預。如果需要，客戶也可在特定FPGA芯片中進行邏輯布局規(guī)劃。如果用戶沒有要求，軟件工具可讓算法智能地在FPGA芯片內放置相關邏輯，并遵循芯片間和芯片內的連接和時序規(guī)則。支持新型SSI封裝的ISE設計工具已面向早期使用客戶提供，首批產品Virtex-72000T(容量高達200萬個邏輯單元)預計將于2011年下半年推出。
值得一提的是，雖然此次推出的SSI上集成的是四顆特性類似、門數(shù)相當?shù)腇PGA的堆疊，但未來也完全可用于實現(xiàn)將不同特性的FPGA芯片集成在一起，比如SERDES、高密度CAM以及ARM處理器引擎等。更進一步，還可將ASSP與FPGA封裝在一起，成為可編程的ASSP器件，“SSI技術的意義在于它打開了一扇門、一扇通往極高容量、極高性能且低成本，最重要的是不受摩爾定律制約的大門。”正如賽靈思亞太區(qū)市場及應用總監(jiān)張宇清特別強調說。
下載文檔
