應(yīng)用處理器(AP)將成為三維深度感測(cè)(3DDepthSensor)首選主晶片方案。隨著應(yīng)用處理器的數(shù)位訊號(hào)處理(DSP)運(yùn)算效能愈來愈高，行動(dòng)裝置開發(fā)人員將毋須再外掛專用的系統(tǒng)單晶片(SoC)處理影像感測(cè)器演算法，以實(shí)現(xiàn)藉由3D深度感測(cè)達(dá)成的手勢(shì)操控功能，可望大幅節(jié)省印刷電路板(PCB)設(shè)計(jì)空間與整體物料清單(BOM)成本。

Aptina市場(chǎng)行銷部門總監(jiān)MansourBehrooz表示，高通(Qualcomm)、聯(lián)發(fā)科等處理器大廠的應(yīng)用處理器DSP效能，已可高速運(yùn)行影像感測(cè)器演算法，因此行動(dòng)裝置品牌商導(dǎo)入3D深度感測(cè)功能時(shí)，對(duì)于外掛的專用SoC倚賴性將會(huì)大幅降低。

事實(shí)上，高通為協(xié)助行動(dòng)裝置品牌客戶打造更酷炫的人機(jī)介面功能，已于最新一代四核心驍龍(Snapdragon)805UltraHD處理器中，搭載進(jìn)階雙鏡頭影像訊號(hào)處理器(ISP)，具備客制化DSP，并擁有更先進(jìn)、低功耗的整合感測(cè)處理能力。另外，聯(lián)發(fā)科先前亦斥資3,500萬美元購并瑞典DSP技術(shù)供應(yīng)商CoresonicAB，取得相關(guān)核心技術(shù)，并于近期發(fā)布的八核心處理器--MT6592中整合高效能DSP，在在突顯出處理器內(nèi)建的DSP性能已大幅提升。

過去，無論是結(jié)構(gòu)光(StructuredLight)或時(shí)間差(TimeofFlight,ToF)技術(shù)所開發(fā)的手勢(shì)操控系統(tǒng)架構(gòu)，皆須具備主動(dòng)式光源、互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)影像感測(cè)器及接近智慧型手機(jī)處理器效能的SoC，其中SoC主要系負(fù)責(zé)將影像感測(cè)器收集的訊息運(yùn)算成有意義的深度圖，供后端的作業(yè)系統(tǒng)(OS)和軟體進(jìn)一步使用。

Behrooz指出，在處理器大廠紛紛把更高運(yùn)算效能的DSP整合進(jìn)處理器之下，行動(dòng)裝置搭載的3D深度感測(cè)方案，可直接透過處理器而毋須外掛專用的SoC執(zhí)行影像感測(cè)演算法。也因此，CMOS影像感測(cè)器廠商的合作夥伴已從DSP業(yè)者轉(zhuǎn)變?yōu)閼?yīng)用處理器廠商，以確保所開發(fā)的CMOS影像感測(cè)器和演算法可順利運(yùn)行于各處理器大廠的平臺(tái)中，并藉此打進(jìn)其參考設(shè)計(jì)與供應(yīng)鏈。