目前在芯片制造測(cè)試設(shè)備領(lǐng)域，主要供應(yīng)大廠之間的競(jìng)爭(zhēng)非常激烈，特別是在組件整合制造廠（IDM）、無(wú)晶圓IC設(shè)計(jì)公司（Fabless）、晶圓代工廠（Foundry）和委外組裝測(cè)試/封測(cè)代工（OSAT），對(duì)于芯片測(cè)試設(shè)備平臺(tái)的彈性化設(shè)計(jì)、轉(zhuǎn)換成本、使用率以及價(jià)格上的要求輕重有所不一，這也使得芯片制造測(cè)試設(shè)備供貨商，必須在自動(dòng)化測(cè)試設(shè)備（ATE）機(jī)臺(tái)解決方案上滿足各類芯片測(cè)試需求，全面性地關(guān)注SoC/SiP、高速內(nèi)存（GDDR、 XDR、DDR3）、閃存和多芯片封裝（MCP）等內(nèi)存、以及其他行動(dòng)通訊和消費(fèi)電子等混合訊號(hào)組件的測(cè)試要點(diǎn)。
惠瑞捷策略營(yíng)銷部副總裁Mark Allison指出，自動(dòng)化測(cè)試設(shè)備的使用率要高，且能滿足各種芯片測(cè)試應(yīng)用需求，以及在Wafer Sort和Final Test測(cè)試階段的彈性化設(shè)計(jì)。

提供芯片制造測(cè)試設(shè)備的主要供應(yīng)大廠包括泰瑞達(dá)（Teradyne）、愛(ài)德萬(wàn)（Advantest）、惠瑞捷（Verigy）、LTX-Credence、 Yokogawa Electric和Shibasoku，其中前三位廠商在自動(dòng)化測(cè)試設(shè)備的市占率便超過(guò)四分之三，且Verigy和Advantest的市占率幾乎不分軒輊。惠瑞捷在SoC封裝測(cè)試的主要伙伴為臺(tái)灣的日月光，而內(nèi)存領(lǐng)域的主要合作對(duì)象是Spansion。Advantest在LCD驅(qū)動(dòng)IC和內(nèi)存等測(cè)試機(jī)臺(tái)站穩(wěn)根基外，也挾著資金口袋縱深的優(yōu)勢(shì)大舉進(jìn)軍SoC測(cè)試領(lǐng)域來(lái)分散風(fēng)險(xiǎn)，Verigy、Teradyne和Advantest之間形成短兵相接勢(shì)不可免，且基本上芯片測(cè)試設(shè)備廠商的競(jìng)逐，還是以美國(guó)與日本半導(dǎo)體測(cè)試產(chǎn)業(yè)背景為主。

惠瑞捷策略營(yíng)銷部副總裁Mark Allison便指出，對(duì)于Fabless、IDM、OSAT、Foundry來(lái)說(shuō)，自動(dòng)化測(cè)試設(shè)備的使用率要高，且能滿足各種芯片測(cè)試應(yīng)用需求，以及在 Wafer Sort和Final Test測(cè)試階段的彈性化設(shè)計(jì)。而半導(dǎo)體產(chǎn)業(yè)對(duì)于各類芯片測(cè)試的要求越高，芯片測(cè)試設(shè)備的平臺(tái)技術(shù)也才會(huì)不斷地提升，尤其是在行動(dòng)通訊整合、繪圖處理、 HD和3D高畫(huà)質(zhì)數(shù)字影像、網(wǎng)絡(luò)建設(shè)、微控制器以及高速DRAM內(nèi)存功能日新月異的推波助瀾下，芯片自動(dòng)化測(cè)試設(shè)備的質(zhì)與量也必須不斷成長(zhǎng)與更新。

從VLSI Research和惠瑞捷自己對(duì)于自動(dòng)化測(cè)試設(shè)備的發(fā)展趨勢(shì)預(yù)估可見(jiàn)，閃存市場(chǎng)景氣尚未明顯復(fù)蘇，連帶地壓縮了相關(guān)測(cè)試機(jī)臺(tái)的成長(zhǎng)規(guī)模，反倒是在100MHz和200MHz效能的SoC測(cè)試設(shè)備，在低迷的2009年之后依舊維持一定的成長(zhǎng)態(tài)勢(shì)。

Mark Allison指出，在SoC測(cè)試領(lǐng)域，惠瑞捷的自動(dòng)化測(cè)試設(shè)備除了可以支持微處理器、微控制器、繪圖處理和系統(tǒng)單封裝芯片之外，也可進(jìn)一步支持port scale多組射頻組件平行測(cè)試能力，最多可配置96個(gè)射頻測(cè)試端口，提供8組組件平行測(cè)試。Mark Allison強(qiáng)調(diào)，SoC測(cè)試平臺(tái)在端口數(shù)、site數(shù)、應(yīng)用廣度以及測(cè)試速度、平行測(cè)試等，都需要具備彈性設(shè)計(jì)與可擴(kuò)充性，才能因應(yīng) Fabless、IDM、OSAT、Foundry等半導(dǎo)體產(chǎn)業(yè)在測(cè)試設(shè)備資本支出的調(diào)整布局，現(xiàn)在半導(dǎo)體產(chǎn)業(yè)對(duì)于測(cè)試設(shè)備支出，多會(huì)綜合考慮現(xiàn)金流、資本結(jié)構(gòu)、委外代工、測(cè)試生產(chǎn)線策略等因素。因此縮短測(cè)試流程、提高測(cè)試平臺(tái)擴(kuò)充性、減少測(cè)試成本，便是SoC自動(dòng)化測(cè)試的技術(shù)革新要點(diǎn)。

因此為提升SoC測(cè)試平臺(tái)擴(kuò)充性，惠瑞捷進(jìn)一步整合Direct Probe技術(shù)，可消除晶圓和測(cè)試機(jī)之間的傳統(tǒng)機(jī)構(gòu)接口，從而減少了訊號(hào)路徑連接點(diǎn)的長(zhǎng)度和數(shù)量，針對(duì)數(shù)字、混合訊號(hào)和射頻芯片的高性能探針測(cè)試產(chǎn)品在進(jìn)行量產(chǎn)和多點(diǎn)針測(cè)時(shí)，可呈現(xiàn)出更高的訊號(hào)完整性，使探針和終程測(cè)試間的相關(guān)工作量降至最低，并提升多點(diǎn)測(cè)試能力。

此外在高速內(nèi)存的測(cè)試平臺(tái)設(shè)計(jì)上也是如此。由于HD和3D等多媒體視訊及游戲應(yīng)用正方興未艾，連帶地加速GDDR5和XDR2等高速內(nèi)存的成長(zhǎng)速度，因此內(nèi)存測(cè)試平臺(tái)的效能也要不斷提升。Mark Allison表示，對(duì)于內(nèi)存廠商來(lái)說(shuō)，在同樣基礎(chǔ)的測(cè)試平臺(tái)上不斷更新，總比號(hào)稱新的系統(tǒng)還要不斷地經(jīng)過(guò)技術(shù)調(diào)整，而更具備成本效益。測(cè)試平臺(tái)要能支持內(nèi)存測(cè)試的兩大內(nèi)容：核心測(cè)試（core test）以及高速接口測(cè)試（high-speed interface test），也要能同時(shí)支持Flash、DRAMc和MCP測(cè)試，并強(qiáng)調(diào)可擴(kuò)充性及效能的提升，并涵蓋工程測(cè)試、晶圓檢測(cè)（Wafer Sort）、終程測(cè)試（Final Test）等測(cè)試階段。