復(fù)雜處理器的上電時(shí)序設(shè)計(jì)
為確保芯片能可靠的工作，應(yīng)用處理器的上下電通常都要遵循一定時(shí)序， 本文以i.MX6UL應(yīng)用處理器為例，設(shè)計(jì)中就必須要滿足芯片手冊(cè)的上電時(shí)序、掉電時(shí)序，否則在產(chǎn)品使用時(shí)可能會(huì)出現(xiàn)以下情況，第一，上電階段的電流過大;第二，器件啟動(dòng)異常;第三，最壞的情況會(huì)對(duì)處理器造成不可逆的損壞。可見，上下電時(shí)序?qū)τ诖_保系統(tǒng)的可靠運(yùn)行起著重要的作用。
為確保芯片能可靠的工作，應(yīng)用處理器的上下電通常都要遵循一定時(shí)序，以i.MX6UL應(yīng)用處理器為例，設(shè)計(jì)中就必須要滿足芯片手冊(cè)的上電時(shí)序、掉電時(shí)序，否則在產(chǎn)品使用時(shí)可能會(huì)出現(xiàn)以下情況，第一，上電階段的電流過大;第二，器件啟動(dòng)異常;第三，最壞的情況會(huì)對(duì)處理器造成不可逆的損壞。可見，上下電時(shí)序?qū)τ诖_保系統(tǒng)的可靠運(yùn)行起著重要的作用。以下對(duì)i.MX6UL的電源框圖進(jìn)行說明，然后對(duì)其上電時(shí)序、掉電時(shí)序電路設(shè)計(jì)進(jìn)行介紹。
一、i.MX6UL上下電時(shí)序要求
上電時(shí)序：
1. VDD_SNVS_IN 必須單獨(dú)或與VDD_HIGH_IN 一起(短接)上電，在這之后其他電源才能上電。
2. 如果使用紐扣電池為VDD_SNVS_IN 供電，請(qǐng)確保在開啟任何其他電源之前將其連接。
3. 應(yīng)在VDD_SOC_IN 之前開啟VDD_HIGH_IN。
掉電時(shí)序：
1. VDD_SNVS_IN 必須單獨(dú)或與VDD_HIGH_IN 一起(短接)下電，在這之前其他電源必須全部完成下電。
2. 如果使用紐扣電池為VDD_SNVS_IN 供電，請(qǐng)確保在關(guān)閉任何其他電源之后將其移除。
二 、i.MX6UL電源管理單元-PMU
三、要點(diǎn)分析
1. 從i.MX6UL電源管理單元圖可知，最先供電的VDD_SNVS_IN管腳是作為內(nèi)部LDO_SNVS的輸入，其輸出電壓VDD_SNVS_CAP是向SNVS模塊及實(shí)時(shí)時(shí)鐘模塊OSC32K供電。 如需在掉電情況下保持RTC，則VDD_SNVS_IN需單獨(dú)進(jìn)行供電，否則可以與VDD_HIGH_IN接一起。VDD_SNVS_IN設(shè)計(jì)中可預(yù)留紐扣電池方案，以滿足掉電保持實(shí)時(shí)時(shí)鐘的應(yīng)用需求，但如果使用紐扣電池為VDD_SNVS_IN 供電，請(qǐng)確保在開啟任何其他電源之前將其連接。
2. 由前面上電時(shí)序可知，VDD_HIGH_IN可與VDD_SNVS_IN電源一起最先上電。在系統(tǒng)需要掉電保持實(shí)時(shí)時(shí)鐘的情況下，由于VDD_HIGH_IN功耗較高，因此在保持實(shí)時(shí)時(shí)鐘的情況下，需要將該兩路電源需要分開處理?？衫肧NVS電源域下的控制信號(hào)PMIC_ON_REQ使能后上電的電源模塊，以達(dá)到上電的時(shí)序要求，如下圖所示。
3. 由上電時(shí)序可知,VDD_SOC_IN上電時(shí)序要遲于VDD_HIGH_IN，因此在電路設(shè)計(jì)中，可使用VDD_HIGH_IN電源芯片的控制信號(hào)使能VDD_SOC_IN的電源，如下圖所示為使用VDD_HIGH_IN供電芯片的PG信號(hào)使能VDD_SOC_IN供電芯片的使能管腳。
使用DCDC_3V3_PG控制VDD_SOC_IN電源使能管腳以滿足VDD_HIGH_IN上電先于VDD_SOC_IN的要求，如下圖所示。
4. 根據(jù)掉電時(shí)序要求，掉電優(yōu)先順序只要滿足 VDD_SNVS_IN最后掉電即可。設(shè)計(jì)中加入相應(yīng)的可控掉電電路，可使后級(jí)的濾波電容快速放電從而實(shí)現(xiàn)掉電的先后順序，如下圖所示為DCDC_3V3的掉電電路，DCDC_3V3為VDD_HIGH_IN供電。工作原理：系統(tǒng)掉電后，PMIC_ON_REQ由高電平變?yōu)榈碗娖?，從而使DISCHG_EN信號(hào)變?yōu)楦唠娖?，從而使DCDC_3V3電流通過電阻R734及MOS管Q705導(dǎo)通到GND， VDD_SOC_IN電壓通過DISCHG_EN信號(hào)控制MOS管Q707快速掉電，如下圖所示。
i.MX6UL上電時(shí)序波形如下圖所示，其中VDD_SOC_IN為內(nèi)核電壓-1.35V。
i.MX6UL掉電時(shí)序波形如下圖所示。
上下電時(shí)序完整波形圖如下圖所示。
M6G2C采用i.MX6UL處理器，滿足芯片手冊(cè)嚴(yán)格的上下電時(shí)序，是一款工業(yè)控制核心板,采用 Freescale Cortex-A7 528MHz主頻的處理器，以先進(jìn)的電源管理架構(gòu)帶來更低功耗。標(biāo)配8路UART、2路USB OTG、2路CAN-Bus、2路以太網(wǎng)等接口;標(biāo)配128/256MB DDR3和128/256MB NAND Flash、硬件看門狗;通過嚴(yán)格EMC和高低溫測(cè)試，確保核心板在嚴(yán)酷的環(huán)境下穩(wěn)定工作。
下載文檔
