2024年8月8日上午十時，普源精電（RIGOL）2024夏季新品發(fā)布會隆重舉行，揭曉了兩款重磅產(chǎn)品——DHO5000系列高分辨率數(shù)字示波器、DG5000 Pro系列函數(shù)/任意波形發(fā)生器。
觸覺心臟音樂盒傳遞完美的節(jié)拍：獨(dú)特的DIY觸覺體驗(yàn)
年底的手機(jī)市場的新消息簡直讓人應(yīng)接不暇，而其中最令人期待的，無疑是天璣9400旗艦芯。這款芯片據(jù)說性能提升了30%，在相同場景下功耗卻降低到了8G3的30%。
作為SMT生產(chǎn)技術(shù)領(lǐng)域的市場先鋒和創(chuàng)新領(lǐng)導(dǎo)者,ASMPT為其成熟的DEK印刷平臺增添了兩項新功能: 錫膏自動轉(zhuǎn)移和簡化刮刀更換。
今日，領(lǐng)先的高速互聯(lián)芯片及方案設(shè)計廠商國數(shù)集聯(lián)發(fā)布業(yè)界首創(chuàng)的CXL混合資源池(Compute Express Link Hybrid Resource Pool ,以下簡稱“CHRP”)參考設(shè)計。該參考設(shè)計是首個支持異構(gòu)計算架構(gòu)的CXL硬件設(shè)備，標(biāo)志著CXL技術(shù)在數(shù)據(jù)中心領(lǐng)域迎來異構(gòu)計算新階段。
在中國推出DRAKE觸覺陣列，賦予設(shè)計靈活性，轉(zhuǎn)變觸覺技術(shù)
“AI 一天，人間一年”，一句市場流行語完美闡釋了如今AI大模型的高速發(fā)展和廣泛應(yīng)用。以人們?nèi)粘Ｊ褂玫闹悄苁謾C(jī)為例，眾多知名廠商在AI浪潮席卷之下，緊跟AI前沿趨勢，紛紛推出搭載端側(cè)大模型或采用“端云協(xié)同”部署方案的AI手機(jī)，促使手機(jī)的智慧化、智能化達(dá)到全新高度，根據(jù)市場調(diào)研機(jī)構(gòu) IDC預(yù)測，2024年全球新一代AI手機(jī)出貨量將達(dá)到1.7億部，占智能手機(jī)總出貨量的15%，體現(xiàn)了AI手機(jī)在電子消費(fèi)市場的廣闊前景。
萬丈高樓平地起,在存算一體這一藍(lán)海領(lǐng)域,蘋芯科技專注于利用新興的存算一體技術(shù)對人工智能計算進(jìn)行加速,快速成長為國際領(lǐng)先的存算一體芯片開拓者。目前,蘋芯科技已經(jīng)完成了四次流片,依托不同輪次產(chǎn)品完成了不同層級技術(shù)與系統(tǒng)的驗(yàn)證:從模擬計算到數(shù)字計算的協(xié)同與轉(zhuǎn)換;從小算力到大算力的可拓展性架構(gòu)驗(yàn)證;從整形到浮點(diǎn)的不同精度的支持驗(yàn)證;以及從存算加速內(nèi)核到SoC整體系統(tǒng)的驗(yàn)證等等。
作為工業(yè)紡織品洗滌行業(yè)中的RFID解決方案先驅(qū)和全球領(lǐng)先供應(yīng)商，Datamars Textile ID將在2024年的Texcare亞洲與中國洗滌展覽會（TXCA & CLE）上展出其全面的ID自動識別解決方案。這一活動是亞洲最大、最專業(yè)的紡織品洗滌、皮革護(hù)理、清潔技術(shù)和設(shè)備展覽會，將于2024年8月2日至4日在中國上海新國際博覽中心（SNIEC Exhibition Center）舉行。
本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計時需要考量的因素。
隨著AI、人形機(jī)器人等行業(yè)的爆發(fā)式發(fā)展，半導(dǎo)體產(chǎn)業(yè)迎來巨量增長空間，預(yù)計2030年其市場規(guī)模將突破1萬億美元大關(guān)。漢威科技集團(tuán)推出的半導(dǎo)體工廠氣體檢測儀GD-HS10，是一款專門用于檢測半導(dǎo)體工廠中可燃、有毒、有害氣體泄漏的高端產(chǎn)品，具有高靈敏度、高可靠性、低濃度檢測等特點(diǎn)，可檢測氨氣、砷化氫、氯氣、硅烷等上百種氣體，適用于半導(dǎo)體、液晶面板、光伏和電池制造等行業(yè)。
隨著AI大模型和高性能計算數(shù)據(jù)規(guī)模的急劇增長，數(shù)據(jù)交換量呈現(xiàn)爆炸式上升，對網(wǎng)絡(luò)帶寬、延遲與可擴(kuò)展性提出了極為嚴(yán)苛的要求。今日，領(lǐng)先的高速互聯(lián)芯片及方案設(shè)計廠商國數(shù)集聯(lián)基于自主研發(fā)的CXL （ Compute Express Link ）協(xié)議 IP，成功研發(fā)了業(yè)界第一款CXL多級網(wǎng)絡(luò)交換機(jī)（CXL Multi-level Networking Switch, 以下簡稱“CMNS”）參考設(shè)計。
本文從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時，必須認(rèn)真考慮的一些問題。文章從介紹使用預(yù)先定制功能即IP核的必要性開始，通過闡述開發(fā)ASIC原型設(shè)計時需要考慮到的IP核相關(guān)因素，用八個重要主題詳細(xì)分享了利用ASIC所用IP來在FPGA上開發(fā)原型驗(yàn)證系統(tǒng)設(shè)計時需要考量的因素。
本站介紹 歡迎投稿 隱私聲明 廣告業(yè)務(wù) 網(wǎng)站地圖 聯(lián)系我們 誠聘英才
21ic電子網(wǎng) 2000- 版權(quán)所有
