測(cè)控系統(tǒng)常常需要處理所采集到的各種數(shù)字量信號(hào)。通常測(cè)控系統(tǒng)采用通用MCU完成系統(tǒng)任務(wù)。但當(dāng)系統(tǒng)中采集信號(hào)量較多時(shí)，僅依靠MCU則難以完成系統(tǒng)任務(wù)。所以為了可以解決這個(gè)問(wèn)題，提出了基于ARM技術(shù)的多路數(shù)字量采集模塊。實(shí)現(xiàn)采集多路數(shù)字量信號(hào)。深圳誠(chéng)控電子全系模塊，都是基于ARM技術(shù)的采集模塊

所以說(shuō)這個(gè)數(shù)字量采集模塊主要功能是采集輸入的三十六路數(shù)字及脈沖信號(hào)，并將編幀后的信號(hào)數(shù)據(jù)上傳給上位機(jī)，上位機(jī)經(jīng)解包處理后顯示信號(hào)相應(yīng)的狀態(tài)進(jìn)行判斷。根據(jù)設(shè)計(jì)要求，所測(cè)量的三十六路數(shù)字信號(hào)中，有十五路正脈沖信號(hào)。它們均由一個(gè)同步脈沖信號(hào)觸發(fā)，因此需要測(cè)量這些正脈沖的寬度和相對(duì)于同步信號(hào)脈沖的延時(shí)。而其他數(shù)字信號(hào)需要顯示高低電平狀態(tài)，其中一路信號(hào)是固定頻率信號(hào)，需測(cè)量其頻率值，上位機(jī)要求顯示所采集信號(hào)的狀態(tài)。

FPGA內(nèi)部邏輯功能強(qiáng)大，外圍電路設(shè)計(jì)基于簡(jiǎn)單、可靠的原則。三十六路數(shù)字信號(hào)經(jīng)光電隔離器進(jìn)入FPGA主控單元，以供采集;FPGA處理采集到的信號(hào)，轉(zhuǎn)換成數(shù)據(jù)進(jìn)行編幀，然后寫(xiě)入FIFO。USB單片機(jī)提取FIFO中的數(shù)據(jù)，通過(guò)USB電纜傳送給上位機(jī)，上位機(jī)將傳送來(lái)的數(shù)據(jù)解幀，然后顯示所有信號(hào)狀態(tài)，模塊通過(guò)電源接口向各個(gè)部分供電。

基于ARM技術(shù)的模擬數(shù)字量采集模塊

而采用的光電耦合器件以光為媒介傳輸信息，可使輸入輸出隔離，由于光電耦合器的輸入回路為發(fā)光二極管，其輸入阻抗很小，而干擾源的內(nèi)阻較大，根據(jù)分壓原理可知，饋送到光電耦合器輸入端的噪聲干擾電壓變得很小，從而能有效抑制尖峰脈沖及各種噪聲干擾，具有較強(qiáng)的抗干擾性能;另外由于光電隔離器的兩端采用不同的接地方式，因此數(shù)字信號(hào)地和模塊地被完全隔離。

另外FPGA內(nèi)部邏輯主要分為數(shù)字信號(hào)采集、數(shù)據(jù)緩存和數(shù)據(jù)讀取、FIFO控制。根據(jù)要求，信號(hào)采集又分為頻率信號(hào)采集、二十路數(shù)字信號(hào)采集和十五路脈沖信號(hào)采集。系統(tǒng)同時(shí)采集三組信號(hào)，再送入外部FIFO中緩存。由于脈沖信號(hào)的數(shù)據(jù)量較大，時(shí)序不匹配，因此在信號(hào)采集完后數(shù)據(jù)還應(yīng)緩存，然后再經(jīng)數(shù)據(jù)編幀送至外部FIFO。內(nèi)部緩存利用VHDL編寫(xiě)模塊，但是更簡(jiǎn)易的方法是利用FPGA內(nèi)部的雙口RAM。在數(shù)據(jù)采集部分中，當(dāng)同步信號(hào)的上升沿到來(lái)時(shí)，將三個(gè)幀標(biāo)志分別寫(xiě)入三個(gè)緩存，頻率信號(hào)數(shù)據(jù)的幀標(biāo)志為EB90;二十路數(shù)字信號(hào)的幀標(biāo)志為兩個(gè)EB91;十五路脈沖信號(hào)數(shù)據(jù)的幀標(biāo)志為三個(gè)EB92。