掃描二維碼
隨時(shí)隨地手機(jī)看文章
2 總體設(shè)計(jì)方案
該系統(tǒng)設(shè)計(jì)要求在100Mb/s速度下傳輸數(shù)據(jù),其傳輸距離為300 m,因此,該系統(tǒng)設(shè)計(jì)主要解決延長(zhǎng)傳輸距離和速度匹配問(wèn)題。圖1為系統(tǒng)設(shè)計(jì)原理框圖。其中,DS92LVl023和DS92LVl224型LVDS器件,分別稱(chēng)為串行器和解串器。串行器是一種將并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)的器件,而解串器則是將串行數(shù)據(jù)轉(zhuǎn)成并行數(shù)據(jù)的器件。CLC006和CLC014分別是高速驅(qū)動(dòng)器和自適應(yīng)均衡器,高速驅(qū)動(dòng)器可驅(qū)動(dòng)同軸線(xiàn)傳輸更長(zhǎng)距離,經(jīng)電纜長(zhǎng)距離傳輸?shù)男盘?hào)會(huì)出現(xiàn)衰減,自適應(yīng)均衡器則用于均衡器電纜傳輸?shù)男盘?hào)。
3 硬件電路設(shè)計(jì)
該系統(tǒng)設(shè)計(jì)中,計(jì)算機(jī)與USB模塊通過(guò)USB電纜連接,計(jì)算機(jī)向USB模塊發(fā)送讀數(shù)命令,啟動(dòng)DS92LVl224命令及其他操作命令,USB模塊再將控制命令傳給FPGA模塊,F(xiàn)P-GA直接控制LVDS器件工作。由于USB模塊向計(jì)算機(jī)傳輸數(shù)據(jù)的速度最高可達(dá)140 Mb/s,因此??蓪?00 Mb/s速率的數(shù)據(jù)適時(shí)地傳入計(jì)算機(jī)。
3.1 延長(zhǎng)距離設(shè)計(jì)
LVDS信號(hào)傳輸是依靠串行器和解串器完成的,串行器和解串器都需一個(gè)外部時(shí)鐘。只有這兩個(gè)外部時(shí)鐘頻率同步時(shí),串行器和解串器才能正常通信。利用FPGA引腳與內(nèi)部邏輯,完全能夠解決工作時(shí)鐘頻率同步的問(wèn)題。
串行器DS92LV1023是將外部并行數(shù)據(jù)串化成串行數(shù)據(jù),此時(shí)該串行器輸出的差分壓差約100 mV,該差分壓差傳輸距離只有幾米,加上CLC006電纜高速驅(qū)動(dòng)器,其輸出壓差可達(dá)2V(壓差可通過(guò)電阻R23調(diào)節(jié)),這樣就可以驅(qū)動(dòng)同軸電纜傳輸300 m的距離。圖2為L(zhǎng)VDS發(fā)送電路。
解串器DS92LV1224解串的數(shù)據(jù)先經(jīng)FPGA模塊傳輸至存儲(chǔ)器,F(xiàn)PGA接收到USB模塊命令后,先通過(guò)控制解串器DS92LVl224的PWRDN、REN、RCLK、RCLK_R/F及REFCLK引腳使LVDS器件開(kāi)始解串.同時(shí)將解串?dāng)?shù)據(jù)直接施加到FPGA引腳,進(jìn)一步處理分析。圖3為L(zhǎng)VDS接收電路。
3.2 速度匹配
由于LVDS傳輸?shù)男盘?hào)是數(shù)據(jù)采集系統(tǒng)所采集的數(shù)據(jù),該數(shù)據(jù)的傳輸速率只有幾百KB,而LVDS器件的傳輸速度范圍為10~66 MByte/s,采用間歇式傳輸,但在傳輸中斷后,再次傳輸需要500μs的同步時(shí)間,所以若LVDS器件采用間歇式傳輸,將丟失500μs的數(shù)據(jù),故不能采用該種傳輸方式。
串行器DS92LV1023和解串器DS92LV1224有10個(gè)數(shù)據(jù)引腳,數(shù)據(jù)都是8位,一般有2個(gè)數(shù)據(jù)引腳不同,但這里則采用這兩個(gè)空數(shù)據(jù)引腳:先將采集的數(shù)據(jù)暫存到FPGA的內(nèi)部FIFO中,當(dāng)FIF0中數(shù)據(jù)達(dá)到10個(gè)字節(jié)以上時(shí),通知FPGA模塊將數(shù)據(jù)和時(shí)鐘賦到串行器DS92LVl023的引腳傳輸數(shù)據(jù),同時(shí)FPGA向串行器DS92LV1023的第Data8位賦值為“0”;當(dāng)所采集的數(shù)據(jù)傳輸完成后,增加一些其他數(shù)據(jù),使LVDS持續(xù)傳輸,與此同時(shí),F(xiàn)PGA將串行器DS92LV1023的第Data8位賦值為“l(fā)”。
數(shù)據(jù)接收端上傳至計(jì)算機(jī)的速度匹配。USB模塊向計(jì)算機(jī)上傳數(shù)據(jù)也采用間歇式傳輸方式,即USB模塊每傳輸512個(gè)字節(jié),需停止幾個(gè)μs。所以可利用FPGA的一個(gè)內(nèi)部FIFO,先將數(shù)據(jù)暫存到內(nèi)部FIFO中,等到FIFO中數(shù)據(jù)達(dá)到512個(gè)字節(jié)后通知USB模塊讀取數(shù)據(jù),然后返回到計(jì)算機(jī)。
通過(guò)FPGA控制解串器DS92LVl224的PWRDN、REN、RCLK、RCLK_R/F及REFCLK引腳使LVDS器件開(kāi)始解串,由于解串器DS92LV1224解串的數(shù)據(jù)分為采集的真正數(shù)據(jù)和用戶(hù)添加的數(shù)據(jù)。所以,要先過(guò)濾掉添加的數(shù)據(jù),再通過(guò)FPGA判斷DS92LVl224的Data8位,如果Data8為“0”,則將數(shù)據(jù)存到FPGA的FIFO中,其部分程序代碼如下:
4 實(shí)驗(yàn)結(jié)果
圖4是該系統(tǒng)模擬某型號(hào)彈上采編器采集自加計(jì)數(shù)器數(shù)據(jù),經(jīng)300 m傳輸距離后得到的部分?jǐn)?shù)據(jù),數(shù)據(jù)準(zhǔn)確無(wú)誤。
5 結(jié)論
介紹一種基于LVDS總線(xiàn)的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)方案舊,詳細(xì)描述了FPGA對(duì)LVDS器件工作狀態(tài)和FPGA與單片機(jī)相互之間的工作。該系統(tǒng)設(shè)計(jì)已投入應(yīng)用,其性能可靠、穩(wěn)定,適用性強(qiáng)。
北京2022年10月18日 /美通社/ -- 10月14日,國(guó)際數(shù)據(jù)公司(IDC)發(fā)布《2022Q2中國(guó)軟件定義存儲(chǔ)及超融合市場(chǎng)研究報(bào)告》,報(bào)告顯示:2022年上半年浪潮超融合銷(xiāo)售額同比增長(zhǎng)59.4%,近5倍于...
關(guān)鍵字: IDC BSP 數(shù)字化 數(shù)據(jù)中心東京2022年10月18日 /美通社/ -- NIPPON EXPRESS HOLDINGS株式會(huì)社(NIPPON EXPRESS HOLDINGS, INC.)旗下集團(tuán)公司上海通運(yùn)國(guó)際物流有限公司(Nipp...
關(guān)鍵字: 溫控 精密儀器 半導(dǎo)體制造 BSP要問(wèn)機(jī)器人公司哪家強(qiáng),波士頓動(dòng)力絕對(duì)是其中的佼佼者。近來(lái)年該公司在機(jī)器人研發(fā)方面獲得的一些成果令人印象深刻,比如其開(kāi)發(fā)的機(jī)器人會(huì)后空翻,自主爬樓梯等。這不,波士頓動(dòng)力又發(fā)布了其機(jī)器人組團(tuán)跳男團(tuán)舞的新視頻,表演的機(jī)器人包括...
關(guān)鍵字: 機(jī)器人 BSP 工業(yè)機(jī)器人 現(xiàn)代汽車(chē)