您是否曾想在您的 FPGA 設(shè)計中使用先進的視頻壓縮技術(shù)，卻發(fā)現(xiàn)實現(xiàn)起來太過復(fù)雜？現(xiàn)在您無需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。 

    視頻和多媒體系統(tǒng)正變得日益復(fù)雜，因此能否獲得適用于您的系統(tǒng)的低成本的可靠 IP 核對您的產(chǎn)品上市極為關(guān)鍵。特別是，視頻壓縮算法與標準已變成極為復(fù)雜的電路，需要花費很長時間來設(shè)計，并且常常成為系統(tǒng)測試和發(fā)貨的瓶頸。這些 MPEG-4 簡易 (simple profile) 編碼器/解碼器核也許正好能滿足您下一個多媒體系統(tǒng)設(shè)計的需要。

應(yīng)用
    MPEG-4 第 2 部分是下列國際視頻編碼標準系列中最新的標準：H.261、MPEG-1、MPEG-2 和 H.263。該標準于 1999 年被 ISO/IEC 批準作為《國際標準 14 496-2》（MPEG-4 第 2 部分）。MPEG-4 第 2 部分視頻編解碼器為大量多媒體應(yīng)用提供了一個卓越的基礎(chǔ)。該標準提供了一組特征和等級，可滿足大量不同應(yīng)用要求，如幀尺寸和使用差錯恢復(fù)工具。這些應(yīng)用的例子包括廣播、視頻編輯、電話會議、安全/監(jiān)視、以及消費電子應(yīng)用。 

    MPEG-4 第 2 部分使用的視頻編碼算法是從之前的編碼標準發(fā)展而來。幀數(shù)據(jù)分成 16×16 個宏塊，每個宏塊包含 6 個 8×8 塊，用于 YCbCr 4:2:0 格式化數(shù)據(jù)。采用半像素分辨率對運動進行估計可被用來對來自前一幀的預(yù)測塊進行高效編碼，而離散余弦變換 (DCT) 則提供了殘余處理功能，以創(chuàng)建當前幀的更詳細的視圖。簡易壓縮標準提供 12 位分辨率的 DCT 系數(shù)，和每個采樣 8 位的采樣和重建幀數(shù)據(jù)。MPEG-4 簡易編碼的效率在一系列編碼位速率下均優(yōu)于在 MPEG-2 中使用的上一代的編碼效率。 

    典型的多媒體系統(tǒng)可以使用 MPEG-4 在一個更大的系統(tǒng)中作為視頻壓縮組件。這種系統(tǒng)的一個例子就是端到端視頻會議系統(tǒng)，它可以在兩個或多個與會者之間傳送壓縮的位流。這些源的名稱可以改變系統(tǒng)要求，因為會議的主要演講者或出席者可能需要較高分辨率的視頻和音頻。這種類型的系統(tǒng)可以擴展至視頻監(jiān)視和安全應(yīng)用，顯示臺用戶可以決定對所有視頻相機使用鑲嵌幕顯示，還是聚集于某個相機視圖，以進行詳細的實時分析。這些應(yīng)用要求流的選擇在接收器處進行，且能夠處理實時查看規(guī)范。 

    MPEG-4 解碼器核可以使用專門針對您的應(yīng)用和系統(tǒng)要求而定制的可伸縮的多流接口來構(gòu)建，同時 MPEG-4 編碼器和解碼器還可支持用戶規(guī)定的最大幀尺寸。 

體系結(jié)構(gòu)
    圖 1 和 2 分別顯示了 MPEG-4 簡易編碼器和解碼器核的框圖。這些設(shè)計采用了基于硬件的流水線架構(gòu)，編碼器上提供了一個主機接口，用于實現(xiàn)軟件控制的速率控制。使用內(nèi)含的存儲器控制器，編碼器的原始捕捉序列和解碼器的重建幀被存儲在片外存儲器中，以便快速、低延遲地存取像素數(shù)據(jù)。它還提供了一個簡單的 FIFO 接口，用于傳輸壓縮位流，解碼器可根據(jù)用戶指定數(shù)量的位流定制構(gòu)建。它還包含一個系統(tǒng)接口，以實現(xiàn)最大的可控制性和可觀測性。 

    要創(chuàng)建可滿足不同應(yīng)用需求的可伸縮多流設(shè)計，隨核附帶的產(chǎn)品包中包含了大量用戶指定編譯時參數(shù)，從而使您可定制編碼器和解碼器。要創(chuàng)建資源高效的設(shè)計，您還可以設(shè)定最大支持幀的寬度和高度。那么編譯后的設(shè)計將包含足夠的存儲器和寄存器，以支持低于或等于這兩個參數(shù)的任意幀尺寸。其它參數(shù)可以讓您對最終設(shè)計的伸縮性進行完全控制，精心構(gòu)建一個專用于您的應(yīng)用的系統(tǒng)。

    表 1 和表 2 根據(jù)對最大支持幀尺寸和解碼器輸入位流數(shù)量的不同參數(shù)設(shè)置列出了編碼器和解碼器核的 FPGA 資源。表 1 中的所有編碼器設(shè)計都使用了 16 個嵌入式 XtremeDSP™ 切片，而表 2 中的解碼器則使用了 32 個嵌入式 XtremeDSP 切片。這些設(shè)計針對 Virtex™-4 元件，這些元件包含大量 18 Kb 塊 SelectRAM™ 存儲器和嵌入式 XtremeDSP 切片。其它兼容 FPGA 系列包括 Virtex-II、Virtex-II Pro 和 Spartan™-3 器件。 

    請注意，解碼器設(shè)計可以自動根據(jù)要支持的位流數(shù)實例化輸入 FIFO 數(shù)和支持多路復(fù)用/分用電路。MPEG-4 編碼器可實現(xiàn)每秒約 48,000 個宏塊的吞吐率，提供了超過簡易等級 5 吞吐率規(guī)范的足夠動力。同時，MPEG-4 解碼器設(shè)計可以保持每秒約 168,000 個宏塊的吞吐率，提供了對兩個逐行 SDTV（720×480，60 fps）視頻流或 14 個 CIF 分辨率視頻流進行解碼的足夠吞吐率。該解碼器吞吐率是等級 5 簡易編碼器和解碼器核所需吞吐率的四倍以上。

結(jié)論
    MPEG-4 簡易編碼器與解碼器核采用獨有的、可伸縮的、多流功能設(shè)計，以滿足您的特定系統(tǒng)需求。大量的不同應(yīng)用可以在多媒體系統(tǒng)中利用這些核，包括視頻會議、安全與監(jiān)視、以及您要向世界展示的任何令人激動的新消費應(yīng)用。

    這些視頻設(shè)計采用了高吞吐率、流水線架構(gòu)以及足夠的可定制參數(shù)，以創(chuàng)建專用于您的應(yīng)用的資源高效的設(shè)計。

作者：Paul Schumacher高級助理研究工程師，賽靈思公司 paul.schumacher@xilinx.com 

      Wilson Chung高級助理視頻與圖像處理工程師，賽靈思公司 wilson.chung@xilinx.com

     作者對賽靈思公司的 Robert Turney、Nick Fedele、Adrian Chirila-Rus、Mark Paluszkiewicz 和 Kees Vissers，以及 IMEC 成員所做的貢獻表示感謝。