射極跟隨器輸出電路的靜態(tài)功耗
圖2.9舉例說明了一個(gè)ECL或GAAS射極跟隨器輸出電路。該電路在HI和LO兩個(gè)狀態(tài)都有電流流過。
對(duì)于10KH和10G產(chǎn)品系列，兩者的邏輯HI和LO輸出電壓都是相近的，盡管不同的ECL和GAAS射極耦合邏輯系列在溫度軌跡特性上存在細(xì)微的判別。這些邏輯電路通常采用-5.2的電源供電。高電平輸出（多數(shù)情況下是正的）標(biāo)稱值為-0.9V，而低電平輸出為-1.7V。
射極耦合邏輯電路需要有一個(gè)下拉電阻，通常用來端接到-5.2V或者中間電壓-2.0V。這里我們介紹一下這兩種情況下的計(jì)算。
當(dāng)輸出電壓通過一個(gè)戴維南等效電阻R下拉至VT時(shí)：
由-5.2V供電的ECL邏輯電路通過電阻R下拉至-5.2V時(shí)，代入這些數(shù)值，上式可簡化為：
VCC=0（正電壓）
VHI=-0.9（標(biāo)稱邏輯高電平）
VLO=-1.7（標(biāo)稱邏輯低電平）
VT=-5.2（下拉電壓）
P靜態(tài)=4.91/R
同樣的電路通過電阻R下拉至-2.0V時(shí)，式
可以簡化為：
VCC=0（正電壓）
VHI=0.9（標(biāo)準(zhǔn)邏輯高電平）
VLO=-1.7（標(biāo)稱邏輯低電平）
VT=-2.0（下拉電壓）
P靜態(tài)=0.75/R
對(duì)于相同的電阻值，使用-2.0V端接時(shí)表現(xiàn)出明顯的功耗優(yōu)勢(shì)。這是因?yàn)楫?dāng)電源電壓被下拉到-2.0V時(shí)，下拉電阻汲取電流也較小。小電流意味著低功耗。較小的電流還意味著電路從HI轉(zhuǎn)換到LO時(shí)需要更長的下降時(shí)間。
由于輸出電路是一個(gè)射隨器，上升時(shí)間不受下拉電流的影響。圖2.9中標(biāo)明了10KH系列的ECL邏輯晶體管Q1的發(fā)射極等效串聯(lián)電阻RE的阻值約等于7歐，當(dāng)給負(fù)載電容C充電時(shí)，源電流遠(yuǎn)大于下拉電流，因此充電時(shí)間常數(shù)等于它們的乘積：TRC=REC
TRC是輸出電路從低電平狀態(tài)上升到高電平的63%時(shí)所需的時(shí)間。上升到高電平的90%所需的時(shí)間將是它的兩倍多一點(diǎn)，簡單RC電路的10~90%上升時(shí)間是：
該時(shí)間常數(shù)，見上式，通常小于晶體管Q1的開啟時(shí)間，因此輸出電路的上升時(shí)間通常等于晶體管Q1的開啟時(shí)間。
在下降沿，晶體管Q1截止，不再有電流流過發(fā)射極。只有電容C通過下拉電阻放電，這就是功率和上升時(shí)間的關(guān)系開始起作用的地方。下降時(shí)間直接與電容C放電的速度成正比。功耗與靜態(tài)下拉電流成正比。不管下拉電阻是連接到-5.2V，都需要一個(gè)大電流迅速地將電容C放電。
圖2.9顯示了電流衰減的波形。在D時(shí)刻，晶體管Q1截止。輸出電壓在時(shí)間常數(shù)RPDC內(nèi)衰減至電壓VT。在E時(shí)刻，電壓已降到VLO，而晶體管Q1開始翻轉(zhuǎn)，阻止了輸出電壓的進(jìn)一步衰減，電壓始終保持在VLO。
如果Q1完全截止，從10%到90%的下降時(shí)間是：
見上式1，當(dāng)時(shí)間常數(shù)元小于晶體管Q1的截止時(shí)間時(shí)，下降時(shí)間可以認(rèn)為約等于Q1的截止時(shí)間。附錄B中更精確地說明了如何將幾個(gè)單獨(dú)的上升時(shí)間合并為總的上升或下降時(shí)間。
采用-5.2V供電的ECL電路通過電阻RPD下拉至-5.2V時(shí)，代入以下數(shù)值，上式1的下拉時(shí)間可以簡化為：
為了得到相同的下降時(shí)間，-2.0V下拉電路要求采用的下拉電阻比-5.2V電路中的阻值更小。一旦選擇用電阻來補(bǔ)償上升時(shí)間，下式中得到的功耗數(shù)值也大致相等。
不管是-5.2V還是-2.0V端接，在功率或速度方面的優(yōu)勢(shì)都不是非常大，僅僅是電阻的阻值不同而已。
采用-5.2V下拉電路的優(yōu)點(diǎn)是不需要單獨(dú)的電源。從另一方面來說，采用-2.0V下拉電路的優(yōu)點(diǎn)是正好作為一個(gè)端接器連接在傳輸線的末端。對(duì)于采用-2.0V的ECL邏輯電路，下拉電阻的合理取值范圍是5.0-100歐，大致與實(shí)際的傳輸線阻抗范圍相同。對(duì)于采用-5.2V的ECL邏輯電路，端接電阻的合理取值范圍在330~680歐，比-2.0V電路的阻值要高6倍。過高的電阻使其不適合用做端接器。
對(duì)于任何電路，減小電阻阻值將消耗更多的功率，同時(shí)也減少了下降時(shí)間。下降時(shí)間相同的前提下，兩種電路所消耗的功率也基本相同。
下載文檔2022 年 6 月 23 日，中國 – 意法半導(dǎo)體40V MOSFET晶體管STL320N4LF8 和 STL325N4LF8AG 降低導(dǎo)通電阻和開關(guān)損耗，同時(shí)優(yōu)化體寄生二極管特性，降低功率轉(zhuǎn)換、電機(jī)控制和配電電路的能...
關(guān)鍵字： 意法半導(dǎo)體 晶體管 二極管
廠商專欄
熱門文章
- 稚暉君機(jī)器人公司否認(rèn)借殼上市 回應(yīng)：只是收購了一家上市公司
- 尊湃芯片竊密案宣判：創(chuàng)始人獲刑6年，華為勝訴！
- 突發(fā)！美國科技巨頭上海AI研究院解散
- 深入解讀MOS管
- 美國服“軟”！解除EDA出口限制，芯片設(shè)計(jì)不再卡脖子
- 深度解析阻抗匹配網(wǎng)絡(luò)——L型、pi型與T型
- 小華四開關(guān)BUCK-BOOST參考設(shè)計(jì)助力雙向DC/DC電源開發(fā)
- 阿里最新17位合伙人名單出爐：9人退出 無新增
- CAN總線的工作原理是什么？CAN總線和LIN總線有什么區(qū)別？
- 您的低電流測(cè)量精度如何？
