1 數(shù)字射頻存儲(chǔ)器(DRFM)
    雷達(dá)目標(biāo)回波距離模擬器，大都采用數(shù)字射頻信號(hào)存儲(chǔ)(DRFM)技術(shù)實(shí)現(xiàn)。其原理是將雷達(dá)的射頻脈沖信號(hào)保存一定的時(shí)間，需要時(shí)再恢復(fù)出數(shù)據(jù)。射頻信號(hào)處理存儲(chǔ)器主要分為模擬射頻存儲(chǔ)器(AMRF)和數(shù)字射頻存儲(chǔ)器(DRFM)。
    數(shù)字射頻存儲(chǔ)器(DRFM)采用高速采樣和數(shù)字存儲(chǔ)作為技術(shù)基礎(chǔ)，具有對(duì)射頻和微波信號(hào)的存儲(chǔ)和再現(xiàn)能力。該技術(shù)通過對(duì)被偵收雷達(dá)信號(hào)的存儲(chǔ)和再現(xiàn)處理，出于電子對(duì)抗的目的，產(chǎn)生虛假雷達(dá)目標(biāo)信號(hào)去欺騙敵方雷達(dá)系統(tǒng)。而隨著電子材料技術(shù)的發(fā)展，該技術(shù)關(guān)鍵器件的研制成功，使得這一領(lǐng)域的產(chǎn)品設(shè)計(jì)朝著模塊化、軟件化的發(fā)展更深一步。

2 雷達(dá)回波仿真器實(shí)現(xiàn)方案
    在本仿真器的設(shè)計(jì)中，主要是完成雷達(dá)回波信號(hào)的高逼真目標(biāo)仿真，其內(nèi)部采用單通道DFFM結(jié)構(gòu)，在較窄的頻帶范圍(△B)內(nèi)，將雷達(dá)接收機(jī)的120 MHz中頻信號(hào)S(t)i經(jīng)過二次變頻得到20 MHz的基帶信號(hào)，進(jìn)行相干儲(chǔ)頻，利用軟件實(shí)現(xiàn)信號(hào)的連續(xù)延遲。根據(jù)測(cè)試需要，將目標(biāo)從存儲(chǔ)器中讀出，轉(zhuǎn)換成模擬信號(hào)輸出?？赏瑫r(shí)模擬多路固定目標(biāo)，并且回波信號(hào)按頻率不同分為中頻回波信號(hào)和視頻回波信號(hào)兩部分，兩部分信號(hào)均設(shè)有一定的調(diào)節(jié)范圍。其雜散抑制可達(dá)45 dBc，推廣應(yīng)用可精確測(cè)量雷達(dá)的改善因子。
    其中雷達(dá)信號(hào)經(jīng)檢波獲得的ST信號(hào)一路作為可編程邏輯器件(CPLD)的啟動(dòng)信號(hào)，另一路作為雷達(dá)的零距離脈沖。
    本方案的原理方框圖，如圖l所示。

2．1 系統(tǒng)的量化噪聲
    該目標(biāo)仿真器今后的推廣應(yīng)用，是能精確測(cè)定雷達(dá)的改善因子。根據(jù)實(shí)際情況設(shè)計(jì)雷達(dá)的抗地物雜波干擾指標(biāo)為：改善因子≥40 dB，所以在器件的選擇時(shí)要充分考慮這一點(diǎn)。A／D變換器采用ADI公司的AD907l，該芯片為10 bit。100 Msps ADC，在信號(hào)滿量程變換的條件下，量化引起的信噪比：SNR≈6．02×10+1．76=61．96 dB，這一計(jì)算結(jié)果能滿足雜散抑制≥45 dBc的設(shè)計(jì)指標(biāo)要求。
2．2 ND、D／A采樣頻率的選擇
    該儲(chǔ)頻方案采用單通道幅度采樣DRFD方式。假設(shè)經(jīng)過二次變頻后的輸入信號(hào)頻率范圍為[f0一△B／2，f0+△B／2]，為了抑制上、下變頻時(shí)的高次交調(diào)，中心頻率f0與相應(yīng)帶寬△B應(yīng)滿足

   
    根據(jù)奈奎斯特采樣定理，采樣時(shí)鐘的頻率fc應(yīng)滿足

   
    將式(2)帶入式(1)，得f0=4△B
    采用的雷達(dá)中頻帶寬為△B=12 MHz，故選用可滿足高速采樣。取自雷達(dá)的頻綜。
2．3 AD603的增益控制
    AD603是ADI公司利用它的X—AMP專利技術(shù)設(shè)計(jì)出的精密指數(shù)放大器。這種放大器在施加的控制電壓和產(chǎn)生的開環(huán)增益之間，存在著線性分貝關(guān)系。這種放大器可以提供275 V／μs的轉(zhuǎn)換速率，對(duì)應(yīng)90 MHz的帶寬提供一11~+30 dB的可變?cè)鲆娣秶瑫r(shí)還具有的超低輸入噪聲頻譜密度。
    AD603的增益控制實(shí)現(xiàn)，如圖2所示，當(dāng)送給A／D轉(zhuǎn)換器的信號(hào)超過量程時(shí)，A／D(在此選擇A／D9071)的OR端輸出溢出脈沖。根據(jù)一定時(shí)間(本方案區(qū)10 ms)讀取的溢出數(shù)，作為調(diào)整AD603增益的根據(jù)，由CPU通過AD558實(shí)現(xiàn)。

2．4 雙端口存儲(chǔ)器的工作模式
    雙端口高速數(shù)字存貯器是實(shí)現(xiàn)儲(chǔ)頻技術(shù)的關(guān)鍵器件。本方案選擇CYPRESS公司的CY7C09279V一6芯片。這是一片16 bit、存貯深度達(dá)32 kB的高速COMS存儲(chǔ)器，它內(nèi)部含有兩個(gè)完全獨(dú)立的輸入、輸出端口，允許在同一時(shí)間內(nèi)對(duì)同一內(nèi)存單元進(jìn)行數(shù)據(jù)存取。數(shù)據(jù)存取最短時(shí)間為6．5 ns，最多可存儲(chǔ)320μs長(zhǎng)度的延遲數(shù)據(jù)。它具有直通模式(數(shù)據(jù)建立時(shí)間tcd=18 ns)和流水線模式(tcd=6．5 ns)兩種方式，本機(jī)采用了邊讀邊寫的流水作業(yè)模式。
    DRFM的流水線模式對(duì)于重復(fù)頻率較低的脈沖體制雷達(dá)，允許有長(zhǎng)時(shí)間的目標(biāo)延遲而不會(huì)產(chǎn)生距離模糊，“先進(jìn)先出”的流水模式?jīng)]有任何問題。但當(dāng)雷達(dá)工作在高重復(fù)頻率下，較長(zhǎng)的延遲時(shí)間就會(huì)產(chǎn)生距離模糊。如圖2所示(tr>Tr)。方中案研究的“偵察校射雷達(dá)回波仿真器”對(duì)應(yīng)的是高、低重頻交替工作的脈沖體制雷達(dá)。因此，在高重頻狀態(tài)下，需增加“循環(huán)讀寫”工作模式，解決距離模糊問題。

2．5 可編程邏輯器件的應(yīng)用
    存儲(chǔ)器的寫、讀控制需要較高的時(shí)鐘頻率及較快的指令周期，這一點(diǎn)，利用軟件很難實(shí)現(xiàn)。隨著高速大容量可編程邏輯器件(CPLD)的出現(xiàn)，使得利用硬件電路代替軟件來完成高速系統(tǒng)的控制完全成為現(xiàn)實(shí)。本方案中選用EPM7256作為存貯器的延遲控制及多目標(biāo)形成。該系列器件提供多達(dá)5 000個(gè)可用門和系統(tǒng)可編程(ISP)功能，其引腳到引腳延時(shí)快達(dá)5 ns，計(jì)數(shù)器頻率高達(dá)175．4MHz，特別適用與實(shí)現(xiàn)高速、復(fù)雜的組合邏輯，8 MHz采樣速率時(shí)正交解調(diào)輸出波形，如圖4所示。目前在CPLD中分別完成了高重頻目標(biāo)、低重頻目標(biāo)的讀、寫控制、相干多目標(biāo)的形成、增益放大器的電平控制等多項(xiàng)功能。

2．5．1 低重頻目標(biāo)形成
    將雷達(dá)中頻脈沖變頻后解調(diào)下來，其包絡(luò)ST作為CPLD的啟動(dòng)信號(hào)，形成寫信號(hào)的前沿，將ST延遲2個(gè)機(jī)器周期后，利用其后沿來關(guān)斷寫脈沖，這樣形成的寫信號(hào)CEIL要比ST延遲2個(gè)機(jī)器周期，確保雷達(dá)中頻脈沖完全寫入存貯器件中。鍵盤輸入的延遲值，經(jīng)鎖存器后到達(dá)比較器的輸入端，同寫前沿相比形成遲延后的讀脈沖前沿。同時(shí)ST信號(hào)還要作為一路數(shù)據(jù)，與A／D形成的DATA一起寫入存儲(chǔ)器，在讀脈沖前沿作用下被讀出，形成STN信號(hào)，其后沿用于關(guān)斷讀脈沖。
2．5．2 高重頻目標(biāo)形成
    仿真器在判斷出當(dāng)前為高重頻狀態(tài)后，向CPLD發(fā)出“清零”信號(hào)。CPLD依據(jù)該信號(hào)形成周期為300μs、寬度為10 ns的寫脈沖信號(hào)，將A／D變換后的雷達(dá)中頻每隔300μs重復(fù)寫入雙端口的左口，同時(shí)右口連續(xù)輸出。這種方式每隔一定時(shí)間將左右口地址清零一次，兩口清零的時(shí)間延遲按照所要求的距離延遲設(shè)置。寫脈沖與延遲值一同送往比較器，形成具有一定延遲值的讀脈沖?！把h(huán)讀寫”工作模式要求存儲(chǔ)器的時(shí)間長(zhǎng)度應(yīng)大于最大延遲時(shí)間。
2．5．3 數(shù)字調(diào)制器
    處于提高信雜比的目的，將存儲(chǔ)器的數(shù)據(jù)輸出至CPLD中。在CPLD中設(shè)計(jì)一組數(shù)字調(diào)制器，它由若干與門與10根數(shù)據(jù)線組成，與門的輸出受控于讀信號(hào)“ST”，旨在需要回波信號(hào)的期間，有信號(hào)輸出至D／A，這將有效改善輸出的通斷比。
    在芯片內(nèi)還設(shè)計(jì)了A／D、D／A的100 MHz時(shí)鐘形成電路，對(duì)外部高、低重頻的判斷相應(yīng)電路以及A／D溢出個(gè)數(shù)的計(jì)數(shù)電路等。
    該設(shè)計(jì)經(jīng)過了電路檢測(cè)、邏輯仿真(前仿真)、時(shí)序仿真(后仿真)及定時(shí)分析，達(dá)到了設(shè)計(jì)預(yù)期。

3 結(jié)束語(yǔ)
    通過設(shè)計(jì)并將其應(yīng)用于實(shí)踐，該雷達(dá)目標(biāo)仿真器能有效模擬雷達(dá)回波的中頻信號(hào)和視頻信號(hào)，通過相應(yīng)的探頭將信號(hào)引入接收系統(tǒng)，作為接收系統(tǒng)后級(jí)電路的輸人信號(hào)，檢測(cè)接收系統(tǒng)是否工作正常。該雷達(dá)目標(biāo)回波模擬器的研制，可以有效提高雷達(dá)發(fā)射機(jī)的工作壽命，同時(shí)大幅提高對(duì)雷達(dá)接收系統(tǒng)的檢測(cè)和維修能力。