理解和應(yīng)用數(shù)模轉(zhuǎn)換器
DAC的一些技術(shù)指標
DAC是最基本最重要的混合信號構(gòu)建模塊，其輸出可以是單端，也可以是差分；器件可以是單極性，也可以是雙極性的；DAC的傳遞函數(shù)是線性的，也可以是非線性的，如'LogDAC'為對數(shù)傳遞函數(shù)，主要應(yīng)用在音頻系統(tǒng)中。實際傳遞函數(shù)與理想傳遞函數(shù)的擬合度可以用DAC的積分非線性或INL來描述，通常有兩種表達方法：一種是端點方法，如圖1左圖所示，另一種是最佳直線的方法，如圖1右圖所示。即使是簡單的Σ-Δ轉(zhuǎn)換器那樣并不呈現(xiàn)微分非線性誤差的轉(zhuǎn)換器也都有INL誤差，而且這個誤差還會影響到雜散和失真的性能。
DAC不僅可以對輸入代碼產(chǎn)生一個量化輸出電平的響應(yīng)，同時也可以動態(tài)產(chǎn)生信號。與ADC一樣，DAC也是一個采樣數(shù)據(jù)系統(tǒng)，因而遵循奈奎斯特和香農(nóng)采樣定理。
此外，建立時間是一個DAC設(shè)計多方面的技術(shù)指標。簡單的可以理解為從輸出電壓離開一個具有指定誤差范圍電平到穩(wěn)定進入目標誤差范圍電平的時間。有些制造商定義的建立時間還包括與鎖存和開關(guān)設(shè)置時間相關(guān)的寄存器延遲，以及如圖2中所示的左側(cè)的死區(qū)。前者在使用DAC產(chǎn)生動態(tài)信號時更為有用，而后者對于電平設(shè)置的調(diào)節(jié)很重要。不符合建立時間的時序指標可能會導致性能上的問題。
DAC的架構(gòu)
DAC的一個基本構(gòu)建模塊是一個簡單的開關(guān)。圖3所示為最簡單的電壓輸出DAC架構(gòu)，包括一個Kelvin分壓器，溫度計式DAC，全譯碼器。這種DAC也可稱為電阻串（string）DAC。圖中所示的是一個3位電阻串DAC，一般來講電阻串DAC不超過8位。對于Kelvin分壓式DAC，由輸入代碼的改變而產(chǎn)生的開關(guān)毛刺相對恒定，與代碼在DAC范圍內(nèi)所處位置無關(guān)，因此成為了目前較高分辨率的分段式DAC的常用構(gòu)建模塊?；鶞孰妷菏羌釉陔A梯型電阻串的頂部，輸入代碼確定了開關(guān)與電阻串的連接。由于CMOS開關(guān)漏電流很小，而且可以實現(xiàn)很高的集成度，因此，電阻串DAC常采用CMOS制造工藝。
如果去掉圖3電阻串DAC最上面的電阻，梯形電阻串的上下兩個端點就變成了電位器的兩個端點，從而得到數(shù)字電位器，電阻串DAC的輸出成為了電位器的抽頭。
基于R/2R網(wǎng)絡(luò)的DAC一直是一種普遍使用的類型，由于2：1比率很低，因此電阻非常容易制造以及微調(diào)，如圖4所示為一個電壓型R/2R階梯網(wǎng)絡(luò)DAC。該架構(gòu)中每個二進制位在地與基準電壓之間切換，其中一個有利的特點是該架構(gòu)輸出阻抗與代碼無關(guān)，是恒定的。其輸出可以為電壓，或者是流入虛地的電流。需注意的是，這些開關(guān)必須能工作在很大的共模電壓范圍（從VREF到地電位）內(nèi)，而且VREF端點的阻抗是輸入數(shù)字量代碼的函數(shù)，因而必須用低阻抗驅(qū)動。
對于R/2R階梯DAC電流型輸出結(jié)構(gòu)，其開關(guān)總是工作在地電位。由于這種架構(gòu)如果使用CMOS開關(guān)，則VREF輸入可以有正極性或者負極性。如果把雙極性AC輸入加到VREF引腳上，就有4象限乘法，因此可以得到VREF電壓與數(shù)字量代碼之間乘積的輸出，因此這種DAC架構(gòu)通常被用于乘法DAC（MDAC）中，可以應(yīng)用到以數(shù)字控制方式對信號進行放大或縮小。
如果用電容切換代替電阻或電流源，即為開關(guān)電容DAC或稱電荷分配DAC，如圖5所示。其中電容的匹配是用精密光刻技術(shù)控制的，并且還另外增加了一些電容和開關(guān)出廠前的微調(diào)，或者在完成安裝之后的系統(tǒng)級自校準調(diào)試過程中使用。而該架構(gòu)的一個缺點是，開關(guān)時的瞬態(tài)電流注入到模擬輸入端，這需要驅(qū)動放大器對于這些瞬態(tài)電流能夠在大約半個轉(zhuǎn)換周期內(nèi)穩(wěn)定下來。
若干個低分辨率DAC可以使用'分段（segmentation）'技術(shù)組合成較高分辨率的DAC，有許多種方法可以實現(xiàn)這種分段。如圖6中（A）所示，兩個3位電阻串DAC構(gòu)成一個完整的6位DAC，如果采用CMOS工藝，這種DAC效果很好。其中，最高的幾位是用第一個電阻串DAC實現(xiàn)，而最低的幾位用第二個電阻串DAC實現(xiàn)。而在圖6（B）中，低位DAC是用二進制DAC構(gòu)成的。分段法降低了開關(guān)毛刺的影響，有助于減少與數(shù)字輸入有關(guān)的DNL誤差，因此常用于高速DAC中。
下載文檔北京2022年10月18日 /美通社/ -- 10月14日，國際數(shù)據(jù)公司（IDC）發(fā)布《2022Q2中國軟件定義存儲及超融合市場研究報告》，報告顯示：2022年上半年浪潮超融合銷售額同比增長59.4%，近5倍于...
關(guān)鍵字： IDC BSP 數(shù)字化 數(shù)據(jù)中心實際上函數(shù)指針本質(zhì)也是一個指針，只不過這個指針指向的不是內(nèi)存中的一段數(shù)據(jù)而是內(nèi)存中的一段代碼
關(guān)鍵字： 指針 數(shù)據(jù) 代碼要問機器人公司哪家強，波士頓動力絕對是其中的佼佼者。近來年該公司在機器人研發(fā)方面獲得的一些成果令人印象深刻，比如其開發(fā)的機器人會后空翻，自主爬樓梯等。這不，波士頓動力又發(fā)布了其機器人組團跳男團舞的新視頻，表演的機器人包括...
關(guān)鍵字： 機器人 BSP 工業(yè)機器人 現(xiàn)代汽車
