單片機(jī)測控系統(tǒng)的電路較復(fù)雜，產(chǎn)生干擾的原因很多。下面幾種常用的抗干擾措施。1、切斷干擾的傳播途徑1）增加干擾源（如電機(jī)、繼電器）與敏感器件（如單片機(jī)）的距離，用地線把他們隔離或者在敏感器件加上屏蔽罩。2）
Altera公司宣布，開始提供Cyclone® III FPGA版嵌入式系統(tǒng)開發(fā)套件，這一全面的平臺加速了FPGA嵌入式系統(tǒng)的原型設(shè)計(jì)和開發(fā)。開發(fā)套件采用了多塊電路板，含有業(yè)界目前發(fā)售的密度最大的低成本FPGA——Cyclone III E
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是數(shù)字通信領(lǐng)域流行和廣泛使用的一種接口設(shè)備，主要用來控制符合RS 232-C協(xié)議的計(jì)算機(jī)與串行設(shè)備間的通信。普通串行外設(shè)和計(jì)算機(jī)間的通信，一般使
用matlab設(shè)計(jì)的IIR濾波器源程序 （1）IIR一階低通濾波器 P576 clear; fi=1;fs=10;Gc2=0.9; wc=2*pi*fi/fs; omegac=tan(wc/2); alpha=(sqrt(Gc2)/sqrt(1-Gc2))*omegac; a=(1-alpha)/(1+alpha); b=(1-a)/
摘要：數(shù)模轉(zhuǎn)換器可以將一個(gè)二進(jìn)制數(shù)字量轉(zhuǎn)換成與該數(shù)字量成正比的電壓值，可應(yīng)用于可編程電壓源、波形發(fā)生器等。本文采用數(shù)字化技術(shù)，用FPGA實(shí)現(xiàn)了一個(gè)簡單的一階8位∑-Δ 型DAC，只占用幾個(gè)CLB。FPGA的速度和柔性的
FPGA器件的選用同其它通用邏輯器件不同，除考慮器件本身的性能外，軟件下具也很重要。目前市場上已有的FPGA器件生產(chǎn)廠家有20多個(gè)，而設(shè)計(jì)軟件除生產(chǎn)廠家自行研制的軟件外還有50多種。
介紹了應(yīng)用現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)和實(shí)現(xiàn)通用異步收發(fā)器UART的方法。采用有限狀態(tài)機(jī)模型形式化描述了UART的功能，在此基礎(chǔ)上用硬件描述語言VHDL編程實(shí)現(xiàn)了UART，并使用QuartusⅡ軟件中的嵌入式邏輯分析儀SignalTapⅡ?qū)?shù)據(jù)傳輸進(jìn)行了檢測，驗(yàn)證了設(shè)計(jì)的正確性。
0 引言分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自
一維數(shù)組是最基本的數(shù)組，多維數(shù)組是在一維數(shù)組的基礎(chǔ)上創(chuàng)建的。一維數(shù)組的創(chuàng)建過程如下。 （1）創(chuàng)建數(shù)組框架。在前面板窗口控件選板中選擇控件“新式→數(shù)組、矩陣與簇→數(shù)組，置于前面板窗口的空白處，如圖1所示。
由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風(fēng)格的Verilog HDL 和VHDL的語法只是它們各自語言的一個(gè)子集。又由于HDL的可綜合性研究近年來非常活躍，可綜合子集的國際標(biāo)準(zhǔn)目前尚未最后形
本站介紹 歡迎投稿 隱私聲明 廣告業(yè)務(wù) 網(wǎng)站地圖 聯(lián)系我們 誠聘英才
21ic電子網(wǎng) 2000- 版權(quán)所有
